Здесь можно найти учебные материалы, которые помогут вам в написании курсовых работ, дипломов, контрольных работ и рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.

ЛИЧНЫЙ КАБИНЕТ 

 

Здравствуйте гость!

 

Логин:

Пароль:

 

Запомнить

 

 

Забыли пароль? Регистрация

Повышение оригинальности

Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение оригинальности любого файла в формате MS Word. После такого повышения оригинальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, РУКОНТЕКСТ, etxt.ru. Программа «StudentHelp» работает по уникальной технологии так, что на внешний вид, файл с повышенной оригинальностью не отличается от исходного.

Результат поиска


Наименование:


курсовая работа Программируемые логические интегральные схемы
!!! Внимание рисунки отсутсвуют!!!

Информация:

Тип работы: курсовая работа. Добавлен: 30.04.13. Год: 2012. Страниц: 37. Уникальность по antiplagiat.ru: < 30%

Описание (план):


?МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
Филиал Казанского государственного технического
университета им А.Н. Туполева г. Елабуга
 
 
 
 
Курсовой проект по предмету:
Системы реального времени
Тема:
Программируемые логические
интегральные схемы
 
 
 
 
 
 
 
Выполнил:
Проверил:
 
 
 
 
 
 
 
 
 
 
 
 
2011


 
Задание
 
Целью данной курсовой работы является:
 
- раскрытие всех основных понятий и определений
- наиболее точное и подробное описание классификации ПЛИС
- изучение области применения ПЛИС
- рассмотрение основных производителей современных ПЛИС
- описание особенностей проектирования цифровых устройств на базе ПЛИС

Оглавление
 
Введение
Глава 1.
Общие сведения о программируемых логических интегральных схемах
Классификация программируемых логических интегральных схем (ПЛИС)
Классификация ПЛИС по степени интеграции
Архитектура функционального преобразователя ПЛИС
Организация внутренней структуры ПЛИС
Наличие внутренней RAM-памяти
Технология изготовления конфигурационных элементов ПЛИС
Конфигурационный элемент EPROM
Конфигурационный EEPROM
Конфигурационный элемент FLASH
Конфигурационный элемент SRAM
Конфигурационный элемент ANTIFUSE
Глава 2
Области применения ПЛИС
Достоинства и недостатки ПЛИС
Обзор семейств ПЛИС фирмы Altera
Основные производители современных ПЛИС-компьютеров и комплектующих к ним
Особенности проектирования цифровых устройств на базе ПЛИС
Применение программируемых логических интегральных схем для решения задачи автоматической генерации тестовых кодов
Заключение
Литература


Введение

Современный этап развития средств электронной и вычислительной техники характеризуется двумя противоречивыми тенденциями:
?               с одной стороны, увеличивается их сложность и ужесточаются требования, предъявляемые потребителями к быстродействию, надёжности, энергопотреблению, стоимости;
?               с другой, их жизненный цикл существенно сокращается.
Особое значение в этом случае приобретает время выхода на рынок нового изделия. Следовательно, сроки, установленные на проведение разработки и макетирования, сокращаются, а требования, предъявляемые к качеству новых изделий, становятся всё более жёсткими.
В табл.1 показаны основные этапы развития конструктивно-технологических признаков изделий электронной техники. Если развитие первых поколений техники происходило за счет новых технологий изготовления,  соотношения числа транзисторов на кристалле, быстродействия, то в последних поколениях (IV – V) резервы совершенствования технологий практически исчерпаны: любые улучшения достигаются более дорогой ценой. Следовательно, развитие электронной техники будет происходить, в основном, за счет совершенствования систем автоматизированного проектирования и широкого применения специализированных БИС.
Проектирование специализированных БИС позволяет выполнять функции, которые не реализуются в стандартных ИС, улучшать характеристики схем, снижать габаритные размеры, массу, мощность, повышать надежность электронных средств (ЭС). Основу специализированных БИС составили программируемые логические интегральные схемы (ПЛИС). Одним из основных преимуществ ПЛИС является возможность синтеза различных устройств без изменения различных устройств без изменения технологического базиса, а также значительное сокращение сроков проектирования.
Первые ПЛИС в их простейшем варианте (PAL/GAL) появились в конце 70-х годов и являлись вспомогательной элементной базой для создания единичных и малосерийных комбинационных и последовательностных автоматов сложностью до нескольких десятков эквивалентных вентилей 2И-НЕ.
С середины 80-х началась новая эра в развитии ПЛИС. В этот период были основаны три ведущие корпорации – основные разработчики ПЛИС. В июне 1983 г. основана фирма Altera Corporation (101 Innovation Drive, san Jose, CA 95134, USA,www.altera.com), в феврале 1984 – компания Xilinx, Inc. (2100 Logic Drive, San Jose, CA 95123-3400, USA,www.xilinx.com), в 1985 – Actel Corporation (955 East Arques Avenue, Sunnyvale, CA 94086-4533, USA,www.actel.com). Эти три компании занимают до 80% всего рынка ПЛИС и являются основными разработчиками идеологии их применения. С момента своего основания эти и ряд других компаний (Atmel, Lucent Technologies, LSI Logic, Triscend и др.) активно разрабатывают новые классы и семейства ПЛИС, отличающиеся наличием новых функций. Обозначилась тенденция специализации рынка, когда та или иная компания-разработчик является лидером по одному из направлений.
В последние годы рынок ПЛИС значительно расширился с появлением новых архитектур и семейств микросхем, что накладывает дополнительные обязанности
44
 


на разработчика аппаратуры: из всего многообразия архитектур и семейств инженер должен выбрать лучший кристалл для своего проекта. Корректный выбор повлечёт за собой успех на рынке, и наоборот, неудачный выбор приведёт к неоправданным экономическим потерям и последующим переработкам проекта.
 
 
 
 
Таблица 1
Классификация конструктивно-технологических признаков изделий электронной техники по поколениям
Признаки
II поколение
1960-1975 г.
III поколение
1975-1985 г.
IV поколение
1985-1995 г.
V поколение
1995-2005 г.
VI поколение
2005-2015 г.
Конструктивные (степень интеграции элем.\корп.)
100 э\к
Электровакуумные приборы
Полупроводниковые триоды, диоды, варикапы;
ИС (102-103 э\к)
БИС (103-104 э\к)
Полузаказные БИС (104 э\к)
БИС (105-106 э\к)
ПЛИС
(5*105-2*106 э\к)
 
СБИС (109 э\к)
 
Технологические (степень автоматизации процессов проектирования, производства, контроля)
Проектирование ручное.
Производство ручное.
Контроь ручной
Автоматизированное проектирование печатных плат, частично автоматизир. производство, контроль ручной
Автоматизированное проектирование печатных плат, программирование в машинных кодах, проектирование полузаказных БИС, элементы автомаотизированного контроля
Системы проектирования на языках высокого уровня, автоматизированный контроль, элементы автоматизации производства
Обучающиеся системы проектирования
44
 


Глава 1.

Общие сведения о программируемых логических интегральных схемах

 
 
Программируемая логическая интегральная схема (ПЛИС, англ. programmable logic device, PLD) — электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др. Альтернативой ПЛИС являются: программируемые логические контроллеры (ПЛК), базовые матричные кристаллы (БМК), требующие заводского производственного процесса для программирования; ASIC — специализированные заказные большие интегральные схемы(БИС), которые при мелкосерийном и единичном производстве существенно дороже; специализированные компьютеры, процессоры (например, цифровой сигнальный процессор) или микроконтроллеры, которые из-за программного способа реализации алгоритмов в работе медленнее ПЛИС.
Некоторые производители ПЛИС предлагают программные процессоры для своих ПЛИС, которые могут быть модифицированы под конкретную задачу, а затем встроены в ПЛИС. Тем самым обеспечивается уменьшение места на печатной плате и упрощение проектирования самой ПЛИС, за счёт быстродействия.
 
Рис.1. Обобщенная структурная схема ПЛИС.
 


Классификация программируемых логических интегральных схем (ПЛИС)

 
Разнообразие существующих типов ПЛИС не позволяет выбрать единый критерий для их всеобъемлющей классификации. Поэтому целесообразно выделить набор классификационных критериев, обеспечивающих возможность систематизации информации о характеристиках и особенностях ПЛИС. К основным критериям классификации ПЛИС следует отнести:
?          степень интеграции;
?          архитектура простейшего функционального преобразователя;
?          организация внутренней структуры и структуры матрицы соединений;
?          наличие внутренней RAM-памяти;
?          технология изготовления программируемых элементов.
 
Рассмотрим каждый из критериев классификации более подробно.
 
Классификация ПЛИС по степени интеграции
Степень интеграции ПЛИС характеризуется логической ёмкостью. Логическая ёмкость измеряется числом логических вентилей и определяет возможность ПЛИС обеспечить реализацию цифрового устройства заданной сложности. Как правило, в качестве базового логического вентиля принимают элемент 2И-НЕ.
В соответствии с выбранным критерием ПЛИС подразделяются на три подгруппы:
?      низкой степени интеграции (лог.ёмк. до 1500 ЛВ); семейства XC3000, XC7000 (ф.Xilinx); семейства ATF, ATV, ATL (ф.Atmel); семейства Classic, MAX5000, MAX7000E/S (ф.Altera); семейство ACT1 (ф.Actel);
?      средней степени интеграции (лог.ёмк. от 1500 до 15000 ЛВ); семейства XC5000, XC9000 (ф.Xilinx); семейство AT6000 (ф.Atmel); семейства Classic, MAX9000, FLEX8000 (ф.Altera); семейства ACT2, ACT3 (ф.Actel);
?      высокой степени интеграции (лог.ёмк. от 15000 до 150000 ЛВ); семейства XC4000, XC6000, Spartan, VIRTEX (ф.Xilinx); семейство FLEX10K, APEX (ф.Altera).
 
Архитектура функционального преобразователя ПЛИС
В настоящее время существует множество архитектур простейших функциональных преобразователей ПЛИС.
 
Первыми в логическом проектировании цифровых устройств получили применение БИС постоянных запоминающих устройств: программируемых (ППЗУ, PROM), репрограммируемых (РПЗУ, EPROM) и электрически перепрограммируемых (ЭППЗУ, EEPROM). ПЗУ имеет структуру универсального логического преобразователя, т.е. функционально является композицией двух блоков (рис.1): дешифратора (D) и шифратора (S).
 

Рис.1. Структура ПЗУ
 
Дешифратор, имеющий фиксированную структуру, порождает полный набор термов от n входных переменных. Шифратор, реализованный на базе массива хранения данных ПЗУ, является программируемым и обеспечивает формирование m независимых логических функций от n переменных, представленных в совершенной дизъюнктивной нормальной форме. Недостаток такой организации - избыточность представления функции в СДНФ и связанная с ней степенная зависимость объёма накопителя ПЗУ от числа аргументов. Так, для реализации функции от 32 переменных потребуется массив объёмом 232 = 4 Гбит.
СБИС программируемой логики следующего поколения - программируемые логические матрицы ПЛМ (Programmable Logic Array - PLA), позволяющие реализовать логические функции, представленные в произвольной (сокращенной, тупиковой, минимальной) дизъюнктивной нормальной форме (ДНФ). ПЛМ так же, как и ПЗУ, имеет структуру универсального логического преобразователя (рис.2). Причём, и дешифратор (матрица ”И”), и шифратор (матрица “ИЛИ”) являются программируемыми. Для обеспечения возможности реализации не только комбинационных, но и последовательностных схем, на выходы шифратора были добавлены триггеры. Такие БИС получили название программируемых логических контроллеров (ПЛК).

Рис.2. Структура ПЛМ
 
Поскольку у логических функций, представленных в ДНФ, редко бывают общие термы, то матрица “ИЛИ” оказывается разреженной, а занятая ей часть кристалла используется не полностью. Таким образом, недостаток ПЛМ и ПЛК - неэффективное использование матрицы “ИЛИ”. Следующим этапом развития ПЛИС явилось появление БИС матричной логики (ПМЛ), также имеющих структуру универсального логического преобразователя (рис.3): дешифратор (D) - шифратор (S). При этом дешифратор (матрица “И”) у ПМЛ - программируемый, а шифратор (матрица “ИЛИ”) имеет фиксированную структуру. Простейшие БИС ПМЛ за рубежом получили название Programmable Array Logic (PAL), а ПМЛ с регистрами на выходе - Generic Array Logic (GAL).
Архитектура БИС ПМЛ, в англоязычной литературе получившая название Sum-of-Products, оказалась весьма эффективной. Поэтому она была положена в основу организации простейших функциональных преобразователей СБИС новых поколений - программируемых логических устройств (ПЛУ), англоязычное название - Programmable Logic Devices (PLD).
 
 

Рис.3. Структура ПМЛ
 
В настоящее время получили развитие и другие архитектуры простейших функциональных преобразователей.
Одна из них, табличная архитектура, основана на использовании для формирования логических функций таблиц перекодировок (Look-up-table). В общем случае таблица перекодировки выполняет те же функции, что и перепрограммируемые ПЗУ. Обобщённая структура простейшего функционального преобразователя, основанного на этой архитектуре, приведена на рис. 4.
 

Рис.4. Структура Look-Up-Table
 
В его состав входят: n-входовая таблица перекодировки (LUT); синхронный триггер с D входом и установками SET и RES; логическая схема управления асинхронными установкой/сбросом триггера (R_S); программируемый мультиплексор выбора источника выходного сигнала (MS). Таблица перекодировок с  n входами представляет собой одноразрядное запоминающее устройство объёмом 2n бит, позволяющее реализовать любую логическую функцию от n переменных.
Таким образом, в рамках простейшего функционального преобразователя, как и в исторически первых СБИС программируемой логики - ПЗУ, для формирования логической функции используется фиксированная матрица “И” и программируемая матрица “ИЛИ”. Однако, в отличие от ПЗУ, число входов n в таблице перекодировок невелико, а число простейших функциональных преобразователей, размещенных в СБИС, наоборот - весьма значительно и может достигать нескольких тысяч, что позволяет осуществлять иерархическую реализацию сложных логических функций, и, тем самым, устранить известный недостаток табличной реализации, связанный со степенной зависимостью объёма ЗУ от числа аргументов функции. Так, для реализации функции от 32 аргументов потребуется всего 11 четырёхвходовых таблиц перекодировок, а не ЗУ объёмом 4 Гбит.
Другой тип архитектуры (Simple Logic Cell) простейшего функционального преобразователя основан на использовании комбинационных схем, обеспечивающих реализацию того или иного, минимального или неминимального базиса. На рис.5 приведена структура простейшего функционального преобразователя СБИС семейства ACT2 фирмы Actel.
 

Рис.5. Структура преобразователя Simple Logic Cell
 
В зависимости от используемых комбинационных схем, структуры подобных функциональных преобразователей существенно отличаются друг от друга.
 
Организация внутренней структуры ПЛИС
В соответствии с этим критерием выделяют ПЛИС, имеющие плоскую (одноуровневую) структуру (англоязычное название - Field Programmable Gate Array - FPGA) и многоуровневую (иерархическую) структуру (Complex Programmable Logic Devices - CPLD).
Архитектура FPGA в общем виде показана на рис.6. FPGA имеет архитектуру типа ‘море вентилей’, с матрицей логических ячеек, окруженных периферийными буферами ввода/вывода.
 

Рис.6. Архитектура FPGA
 
FPGA содержат простейшие функциональные преобразователи, организованные в виде матрицы или линейки, и единую для всей СБИС матрицу соединений функциональных преобразователей, разделенную узлами коммутации (рис.8). Сегменты металлических межсоединений соединяются с помощью конфигурационных элементов.
Архитектура CPLD в общем виде показана на рис.7. CPLD имеют более гибкий процесс проектирования, чем FPGA-схемы, что обусловлено особенностями их архитектуры и возможностью полной автоматизации таких этапов разработки устройства, как размещение и трассировка.
CPLD состоят из множества ПЛМ-подобных функциональных блоков (ФБ), которые могут быть соединены через матрицу межсоединений. Связь с внешними элементами схемы осуществляется через буферы ввода/вывода (БВВ). Для таких СБИС характерно наличие как глобальной матрицы соединений (ГМС) - матрицы соединений ФБ, так и локальных матриц соединений (ЛМС) - матриц соединения
функциональных преобразователей.
 

Рис.7. Архитектура CPLD
 
Структурная организация ПЛИС определяет особенности построения матрицы (или матриц) соединения и её основные характеристики (рис.8).
Наиболее эффективным способом выполнения соединения функциональных преобразователей, обеспечивающим минимальную и хорошо предсказуемую задержку распространения сигнала, является использование выделенного для каждого соединения непрерывного канала.
 

Рис.8. Способы организации внутренней структуры ПЛИС
 
Однако, для ПЛИС с плоской структурой (FPGA), в которых необходимо обеспечить возможность соединения между собой до нескольких тысяч простейших функциональных преобразователей, подобный подход неэффективен, так как требует слишком большого числа проходящих через всю СБИС каналов, многие из которых будут соединять только соседние функциональные преобразователи. Поэтому в FPGA используют сегментированные матрицы соединений, состоящие из множества коротких горизонтальных и вертикальных отрезков, связанных узлами коммутации. Недостатками такого подхода являются увеличение задержки распространения сигнала, что обусловлено наличием узлов коммутации, а также непредсказуемостью задержки и её зависимость от выбранной трассы соединения.
В многоуровневых ПЛИС число функциональных преобразователей обычно невелико и расположены они компактно, поэтому локальные матрицы соединений являются непрерывными, т.е. содержат непрерывные каналы, обеспечивающие соединение функциональных преобразователей в рамках логического блока. Глобальная матрица соединений является либо полностью непрерывной, если число логических блоков невелико, либо одномерно непрерывной, т.е. непрерывной по строкам или по столбцам. В целом такую структуру организации называют непрерывной структурой соединений.
 
 
Наличие внутренней RAM-памяти
Существует два подхода к реализации в ПЛИС внутренней RAM- памяти:
?                      использование встроенных, крупных модулей памяти объёмом 2 Кбит;
?                      использование распределённых по кристаллу мелких модулей памяти объёмом порядка 32 бит.
В соответствии с первым подходом в процессе изготовления реализуется несколько (единицы и десятки) крупных модулей памяти, имеющих реконфигурируемую структуру и все необходимые элементы управления, включая синхронные регистры для хранения входных, выходных и управляющих сигналов. Так как при таком подходе модули памяти занимают отдельную, выделенную часть площади кристалла, то, независимо от используемого объёма памяти, число доступных разработчику простейших функциональных преобразователей не уменьшается.
Другой подход предполагает использование простейших функциональных преобразователей для реализации модулей памяти объёмом 16х2 бит либо 32х1 бит. При этом, при построении модулей памяти большого объёма уменьшается число доступных разработчику функциональных преобразователей, снижается их быстродействие, что обусловлено задержками распространения сигналов в сегментированной матрице соединений.


Технология изготовления конфигурационных элементов ПЛИС

 
Как было показано, ПЛИС состоит из некоторого количества логических модулей одного или нескольких типов. В процессе программирования модули конфигурируются для выполнения определенной функции, а также соединяются между собой для реализации задуманной схемы. Это осуществляется с помощью сегментов межсоединений и программируемых (конфигурационных) элементов. Основными технологиями изготовления конфигурационных элементов являются: EPROM - программируемые элементы допускают ультрафиолетовое стирание; EEPROM - программируемые элементы допускают электрическое стирание; FLASH - программируемые элементы допускают ускоренную электрическую запись (перезапись); SRAM - программируемые элементы реализованы на статических запоминающих ячейках; Antifuse - программируемые элементы реализованы на однократно программируемых, исходно разомкнутых перемычках.
Технология SRAM обеспечивает возможность выполнения неограниченного числа циклов конфигурирования ПЛИС. Указанное свойство полезно на этапе отладки, а также позволяет путём загрузки новой конфигурации изменять алгоритм работы ПЛИС без выключения питания. Однако, поскольку после выключения питания ПЛИС на SRAM ячейках теряет информацию о конфигурации, то после каждого выключения питания необходимо выполнить цикл конфигурирования из внешнего источника хранения конфигурирующих данных (ПЗУ).
Технологии FLASH и EEPROM допускают выполнение до 10 000 и 100 циклов соответственно.
ПЛИС, выполненные по технологии EPROM, в настоящее время являются однократно программируемыми, так как для обеспечения их репрограммируемости вместо дешевого пластмассового корпуса требуется использовать дорогой керамический корпус.
 
Конфигурационный элемент EPROM
EPROM-транзистор - это модифицированный NМОП-транзистор, в котором пороговое напряжение легко переключается между низким уровнем (ниже нуля (Vss)) и высоким уровнем (больше единицы (Vcc)). Различные пороговые напряжения переводят EPROM-ячейку в состояния включено/выключено.
EPROM-транзистор имеет плавающий поликремниевый затвор, расположенный между затвором доступа (access gate) и подложкой, как показано на рис.9.
 

Рис.9. EPROM-транзистор
 
Плавающий затвор электрически изолирован от подложки тонким слоем (примерно 200 А) оксида, а от затвора доступа (ЗД) более толстым слоем диэлектрического интер-полиоксида, который обычно состоит из оксидов и/или нитридов.
EPROM-транзистор программируется высоким уровнем напряжения с горячей инжекцией электронов (рис.10). Когда высокий уровень напряжения (Vpp) прикладывается к ЗД EPROM-ячейки, а незначительно меньшее напряжение (Vd) прикладывается к его стоку, электроны движутся от истока к стоку. С повышением кинетической энергии электронов их путь изменяется электрическим полем, расположенным между ЗД и подложкой. Это электрическое поле создается разностью потенциалов между ЗД (Vpp) и стоком (Vd).
Электроны, достигшие кинетической энергии 3.2 eV, устремляются по направлению к плавающему затвору, проходя через тонкую оксидную пленку, отделяющую затвор от подложки, и попадают на плавающий затвор.
 

Рис.10. Программирование EPROM-ячейки
 
Эти электроны создают отрицательный заряд на плавающем затворе, который противодействует электрическому полю, созданному положительным напряжением на ЗД. Результатом является существенное увеличение порогового напряжения, требуемого для перевода EPROM-ячейки из непроводящего в проводящее состояние.
На рис.11 показаны вольт-амперные характеристики (ВАХ) для запрограммированной (высокое пороговое напряжение) и стертой (низкое пороговое напряжение) EPROM-ячейки.
 

Рис.11. ВАХ EPROM-ячейки
 
Запрограммированная EPROM-ячейка ведет себя как транзистор в закрытом состоянии. Ток исток-сток в этом случае не течет из-за напряжений затвора доступа, изменяющихся от 0 до Vcc. И наоборот, через стертую ячейку протекает ток исток-сток, когда напряжение на затворе доступа равно примерно 1V, подобно открытому транзистору.
Стирание запрограммированных EPROM-ячеек производится  ультрафиолетовым излучением с длиной волны 2.540 А. Избыточные электроны на плавающем затворе поглощают энергию ультрафиолетового излучения, в результате чего их энергетический уровень становится достаточным для преодоления барьера в 3.2 eV. В результате электроны мигрируют в подложку, где и нейтрализуются.
 
Конфигурационный EEPROM
EEPROM-транзистор (также, как и  EPROM) - это МОП-транзистор, который включается/выключается в зависимости от величины порогового напряжения. Однако в отличие от EPROM-схем EEPROM-схемы могут программироваться  электрически. EEPROM-ячейка построена на поликремниевой структуре с плавающим затвором (рис.12).
 

Рис.12. Конструкция EEPROM-ячейки
 
Пороговое напряжение меняется, когда туннельный механизм создает избыток электронов на плавающем затворе. Туннельный механизм начинает работать, когда плавающий затвор заряжается до высокого напряжения (12...13 V) через емкостное соединение в диффузионной области n+. Как только электроны попали на плавающий затвор, они создают отрицательное электрическое поле, тем самым увеличивая пороговое напряжение транзистора, и препятствуют переключению транзистора при напряжениях ниже определенного уровня. Этот процесс позволяет плавающему затвору выступать в качестве переключателя (включено/выключено) транзистора.
EEPROM-ячейка стирается с помощью того же туннельного механизма, что и EPROM-ячейка. Когда на плавающем затворе электронов нет (затвор имеет положительный заряд), включение/выключение EEPROM-транзистора происходит в зависимости от напряжения на контрольном входе.
На рис.13 показана двухэлектродная структура, в которой один электрод сформирован на поликремнии, а другой - на сильно легированном поликремнии n-типа.
 

Рис.13. Структура EEPROM-ячейки
 
Электроды разделены туннельным оксидом с толщиной примерно 80 А. Когда обычное рабочее напряжение (5V или менее) приложено к туннельному оксиду, он действует как диэлектрик и не проводит электрический ток, причем туннельный ток имеет предельно малое значение (менее 10-20 А).
Однако, когда прикладывается высокое напряжение (12...14 V), электроны проходят через оксид. Высокие напряжения используются для программирования/стирания ячейки (т.е. заряда/разряда плавающего затвора), при этом ток через туннельный оксид достигает 1мкА. В зависимости от полярности напряжения этого тока достаточно, чтобы зарядить/разрядить ячейку за несколько миллисекунд.
ВАХ запрограммированной и стертой EEPROM-ячейки практически полностью совпадают с ВАХ EPROM-ячейки. Однако пороговое напряжение  разряженной EEPROM-ячейки - отрицательное (менее 0V), потому что на плавающем затворе наблюдается недостаток электронов.
 
Конфигурационный элемент FLASH
FLASH-транзистор сочетает в себе конструкцию, технологию и рабочие характеристики EPROM- и EEPROM-транзисторов. Как показано на рис.14, FLASH-транзистор имеет два слоя поликремния в структуре затвора, которая похожа на структуру EPROM-транзистора. Однако транзисторы имеют различные толщины слоев затвор-оксид и исток/стоковых областей: толщина затворного оксида у FLASH-ячейки менее 100 А, тогда как у EPROM-ячейки - 200 А.

Рис.14. FLASH-транзистор
 
Диффузионные области истока и стока FLASH-ячейки асимметричны; исток имеет больший коэффициент диффузии, чем сток. Перекрытие исток-затвор больше перекрытия сток-затвор: образуется градиентная диффузия с большим напряжением пробоя.
Затвор доступа покрыт вольфрамовой пленкой, что эффективно снижает сопротивление второго слоя поликремния и улучшает характеристики прибора. Вольфрамовая пленка не влияет на работу FLASH-ячейки.
 
FLASH-транзистор, как и EPROM, программируется с помощью горячей инжекции электронов (рис.15).
 

Рис.15. Программирование FLASH-транзистора
 
Когда высокое напряжение программирования Vpp (примерно 12V) приложено к затвору доступа, происходит емкостное соединение его с плавающим затвором: ячейка включается. Низкое напряжение Vdd (5...8 V),приложенное к стоку, вызывает большой ток исток-сток. Электрическое поле, созданное соединенными затвором доступа и плавающим затвором, отклоняет поток электронов, как показано на рис.10. Отклоненные электроны с энергией более 3.2 eV проникают через оксидную пленку и захватываются поликремниевым плавающим затвором. После снятия напряжения программирования электроны, пойманные плавающим затвором, поднимают пороговое напряжение выше 5.5 V, выключая ячейку. Чтобы стереть FLASH-транзистор, необходимо удалить избыток электронов с плавающего затвора (туннельный эффект). Для этого заземляется затвор доступа, тем самым заземляя и плавающий затвор, а высокое напряжение программирования Vpp прикладывается к истоку, как показано на рис.16.
 

Рис.16. Стирание FLASH-транзистора
 
В результате создается сильное электрическое поле (примерно 12*106 V/cm) между плавающим затвором и истоковым переходом, образующее туннельный ток, который разряжает ячейку.
 
Конфигурационный элемент SRAM
На рис.17 показана стандартная КМОП пятитранзисторная ячейка, которая и составляет конфигурационный элемент SRAM. Технологический процесс изготовления SRAM-приборов является разновидностью процесса изготовления EEPROM-приборов.

Рис.17. Конфигурационный элемент SRAM
 
 
Конфигурационный элемент ANTIFUSE
Все рассмотренные выше соединения (EPROM, EEPROM, FLASH и SRAM) являются перепрограммируемыми. Существует довольно большой класс микросхем, основанных на неперепрограммируемых соединениях типа Antifuse (Все микросхемы ф. Actel, серия XC8100 ф. Xilinx).
 
Для получения соединения используется структура, показанная на рис. 18. Изначально электрического соединения между сегментами нет. Когда между слоями металла прикладывается достаточно высокое напряжение, слой диэлектрика плавится, обеспечивая протекание тока. Antifuse-соединение по размеру меньше, чем ширина сегмента металлизации, имеет малое сопротивление (100...600 Ом) и емкость (5...13ФФ). Это позволяет в несколько раз увеличить по сравнению с традиционными технологиями количество сегментов межсоединений, что обеспечивает лучшие трассировочные возможности.
 

Рис.18. Конструкция элемента ANTIFUSE
 
Отсутствие возможности перепрограммирования не позволяет использовать эти микросхемы в проектах, где без перепрограммирования нельзя обойтись, а также там, где необходимо протестировать оборудование или внести коррективы.
 


Глава 2

Области применения ПЛИС

 
ПЛИС широко используется для построения различных по сложности и по возможностям цифровых устройств.
 
Это приложения, где необходимо большое количество портов ввода-вывода (бывают ПЛИС с более чем 1000 выводов («пинов»)), цифровая обработка сигнала (ЦОС), цифровая видеоаудиоаппаратура, высокоскоростная передача данных, криптография, проектирование и прототипирование ASIC, в качестве мостов (коммутаторов) между системами с различной логикой и напряжением питания, реализация нейрочипов.
 
В первые годы развития технологии ПЛИС сложилось ошибочное мнение, что CPLD-архитектура оптимальна только для комбинационных схем (дешифраторы, мультиплексоры, сумматоры, компараторы), а FPGA архитектура - для последовательностных схем (триггеры, счетчики, сдвигающие регистры и т.д.). На рис.19 показаны наиболее подходящие варианты применений для CPLD- и FPGA-архитектур.
CPLD используют несколько разновидностей КМОП-технологии и вариантов архитектуры. Например, EPROM-, EEPROM- и FLASH-схемы, таких семейств, как Classic, MAX5000, MAX7000, MAX9000, FLASHlogic ф.Altera, имеют архитектуру, оптимизированную под проекты с комбинационной насыщенностью, а SRAM-CPLD-семейств FLEX8000 (ф.Altera) и XC2000, XC3000, XC4000 (ф.Xilinx) используют блочную архитектуру, оптимизированную под проекты с высокой регистровой насыщенностью. SRAM-приборы обладают способностью внутрисистемного репрограммирования.
 
 

Комбинационные схемы
Последовательностные схемы
Шинные интерфейсы
Системы доступа к данным
Компараторы
Эмуляция аппаратуры
Высокоскоростные декодеры
Тестирующее оборудование
Управляющие автоматы
JTAG-проекты
Высокоскоростная «жёсткая логика»
Мультимедийные системы
Видеоконтроллеры
Системы телефонной коммутации
ПЛМ-структуры
«Перехватчики» видеообразов
Рис.19. Сферы применения ПЛИС
 
 
В отличие от CPLD-схем большинство FPGA-схем использует только SRAM или однократнопрограммируемые Antifuse элементы памяти. Блочная архитектура FPGA обеспечивает широкий круг применений, однако менее эффективна, чем CPLD при реализации проектов с высокой комбинационной насыщенностью.
 
 
Достоинства и недостатки ПЛИС
 
К достоинствам ПЛИС следует отнести:
?                      сокращение времени изготовления;
?                      снижение стоимости разработки;
?                      для ПЛИС, не использующих antifuse-элементы возможность перепрограммирования, реконфигурирования и отладки непосредственно на плате (JTAG-интерфейс);
?                      высокая надежность;
?                      сохранение интеллектуальных свойств проекта, закрытость проекта от копирования;
?                      эффективность использования при мелкосерийном и единичном производстве;
?                      возможность проведения  всего  цикла проектирования и  конфигурирования (программирования) на одном рабочем месте.
 
К недостаткам можно отнести:
?                      сравнительно (с заказными БИС и БМК) невысокую рабочую скорость;
?                      сравнительно невысокую плотность упаковки (значительную площадь кристалла ПЛИС занимают межсоединения);
?                      сравнительно высокую стоимость.
 
 
 
 
Обзор семейств ПЛИС фирмы Altera
Фирма Altera является крупнейшим мировым производителем ПЛИС. В настоящее время наибольшее распространение получили шесть семейств ПЛИС (табл.2), поддерживаемых САПР MAX PLUS II.
Семейство Classic объединяет три серии ПЛИС. ПЛИС этого семейства позволяют заменить устройство, содержащее от 10 до 20 микросхем средней степени интеграции и обеспечивают:
- задержку распространения сигнала от любого входа до выхода БИС не более 10 нс;
- устойчивую работу на частотах до 100 МГц;
- возможность работы в режиме пониженного энергопотребления (Turbo-off), позволяющего сократить потребление энергии до уровня единиц мА при частотах до 500 кГц и до уровня единиц мкА при нулевой тактовой частоте;
- возможность задания режима секретности разработки.
 
Таблица 2
Характеристики семейств ПЛИС фирмы ALTERA
Семейство
Хар-ки
Classik
MAX5000
MAX7000(E)S
MAX9000
FLEX8000
FLEX10K
Логическая ёмкость
300-900
600-3750
600-5000
6000-12000
2500-16000
10000-100000
Наличие внутренней памяти
-
-
-
-
-
Есть
Число доступных выводов
22-64
24-84
36-164
59-216
68-208
59-406
Технология
EPROM
EPROM
EEPROM
EEPROM
SRAM
SRAM
 
Одноуровневая структура ПЛИС семейства Classic включает единую для всей СБИС программируемую матрицу "И" и набор макроячеек (МЯ) - простейших функциональных преобразователей, имеющих классическую GAL-архитектуру. Выводы МЯ жестко связаны с выводами корпуса.
Семейство MAX (Maltiple Array matriX) 5000 объединяет пять серий СБИС. СБИС этого семейства позволяют заменить устройство, содержащее до нескольких десятков микросхем средней степени интеграции и обеспечивают:
- задержку распространения сигнала от любого входа до выхода не более 15 нс;
- устойчивую работу на частотах до 76 МГц;
- возможность задания режима секретности разработки;
- возможность использования трех режимов работы выходных буферов: вход, выход, двунаправленный.
Двухуровневая структура ПЛИС семейства MAX5000 включает: логические блоки (ЛБ), содержащие 16 макроячеек с расширенной GAL- архитектурой и локальную программируемую матрицу "И"; программируемую матрицу соединений с непрерывной структурой. Наличие программируемой матрицы соединений обеспечивает большую, по сравнению с семейством Classic, гибкость в размещении внутренних ресурсов и выводов СБИС.
Семейство MAX 7000 объединяет семь серий СБИС. СБИС этого семейства позволяют заменить устройство, содержащее до сотни корпусов микросхем средней степени интеграции, и обеспечивают:
-задержку распространения сигнала от любого входа до выхода не более 5 нс;
- устойчивую работу на частотах до 178 МГц;
- возможность регулирования скорости переключения выходных буферов;
- возможность использования четырех режимов работы выходных буферов: вход, выход, двунаправленный, открытый коллектор;
- возможность задания режима пониженного энергопотребления (Turbo-off) как для всей СБИС, так и для цепей распространения отдельных сигналов;
- возможность программирования/репрограммирования после распайки на плате (JTAG-интерфейс);
- возможность задания режима секретности разработки;
- работу с пониженным напряжением питания (3.3 В).
Кроме того, СБИС ряда серий семейства MAX7000 соответствуют требованиям стандарта шины PCI.
Двухуровневая структура СБИС семейства MAX7000 включает: логические блоки (ЛБ), содержащие 16 макроячеек с архитектурой ПЛУ и локальную программируемую матрицу "И"; улучшенную программируемую матрицу соединений (ПМС) с непрерывной структурой; программируемые модули ввода/вывода.
Расширенные коммутационные возможности ПМС и наличие программируемых модулей ввода/вывода, отделяющих выход макроячейки от вывода СБИС, обеспечивают большие, по сравнению с рассмотренными ранее семействами, возможности разводки кристалла и управления выводами.
Семейство FLEX (Flexible Logic Element matriX) 8000A объединяет шесть серий СБИС. СБИС этого семейства позволяют заменить устройство, занимающее десятки плат, выполненных на микросхемах средней степени интеграции и обеспечивают возможность:
- устойчивой работы на частотах до 294 МГц;
- эмуляции внутренней шины с тремя состояниями;
- работы с пониженным напряжением питания (3.3 В);
- работы в системах со смешанным напряжением питания (3.3 В, 5.0 В);
- реализации неограниченного числа циклов конфигурирования, в том числе без выключения питания СБИС;
- регулирования скорости переключения выходных буферов;
- использования трех режимов работы выходных буферов: вход, выход, двунаправленный.
Кроме того, все СБИС этого семейства совместимы со стандартом шины PCI.
Двухуровневая структура СБИС семейства FLEX8000 включает: логические блоки (ЛБ), содержащие 8 логических элементов (ЛЭ) с табличной архитектурой и имеющие локальную программируемую матрицу соединений с непрерывной структурой связей; глобальную программируемую матрицу соединений с одномерно-непрерывной структурой (непрерывной по строкам и столбцам); программируемые элементы ввода/вывода с синхронным триггером. Отличительной особенностью структуры СБИС данного семейства является то, что элементы ввода/вывода соединяются не с выводами ЛЭ, а с вертикальными и горизонтальными каналами глобальной программируемой матрицы соединений. Такое архитектурное решение обеспечивает исключительную гибкость в распределении внутренних логических ресурсов и размещении выводов СБИС. Фактически разработчик, дорабатывая уже распаянную на плате СБИС, может полностью изменить логику ее работы, сохраняя размещение выводов.
Семейство MAX 9000 объединяет четыре серии микросхем. СБИС этого семейства позволяют заменить устройство, занимающее десятки плат, выполненных на микросхемах средней степени интеграции, и обеспечивают возможность:
- устойчивой работы на частотах до 125 МГц;
- независимого использования логической части и триггера макроячейки;
- задания режима пониженного энергопотребления (power-saving mode) как для всей СБИС в целом, так и для распространения отдельных сигналов;
- программирования и репрограммирования после распайки на плате;
- работы в системах со смешанным напряжением питания (3.3 В, 5.0 В);
- регулирования скорости переключения выходных буферов;
- использования трех режимов работы выходных буферов: вход, выход, двунаправленный;
- все серии ПЛИС семейства MAX9000 совместимы со стандартом PCI.
Двухуровневая логика СБИС семейства MAX9000 включает: логические блоки, содержащие 16 макроячеек с программируемой архитектурой и имеющие локальную программируемую матрицу соединений с одномернонепрерывной структурой (непрерывной по строкам и по столбцам); программируемые элементы ввода/вывода с синхронным триггером.
Семейство FLEX (Flexible Logic Element matriX) 10K объединяет семь серий СБИС. СБИС этого семейства позволяют заменить устройство, занимающее сотни плат, выполненных на микросхемах средней степени интеграции, и обеспечивают возможность:
- устойчивой работы на частотах до 425 МГц;
- реализации на кристалле статической памяти и ПЗУ объемом до 24 Кбит;
- независимого использования логической части и триггера каждого логического элемента;
- эмуляции внутренней шины с тремя состояниями;
- умножения внутренней тактовой частоты;
- работы в системах со смешанным напряжением питания (3.3 В, 5.0 В);
- реализации неограниченного числа циклов конфигурирования;
- регулирования скорости переключения выходных буферов;
- использования четырех режимов работы выходных буферов: вход, выход, двунаправленный, открытый коллектор;
- все СБИС семейства FLEX10K совместимы со стандартом шины PCI.
 
Двухуровневая логика СБИС этого семейства включает: логические блоки, содержащие 8 логических элементов с табличной архитектурой и имеющие локальную программируемую матрицу соединений с непрерывной структурой связей; встроенные реконфигурируемые модули памяти, позволяющие реализовывать как статическую память и ПЗУ, так и сложные логические функции; глобальную программируемую матрицу соединений с одномерно непрерывной структурой (непрерывной по строкам и по столбцам); программируемые элементы ввода/вывода с синхронным триггером.


Основные производители современных ПЛИС-компьютеров и комплектующих к ним

 
Xilinx
 

Основанная в 1984 году американская компания Xilinx является одним из лидеров в области производства ПЛИС-микросхем. На данный момент у этой компании существует несколько серий выпускаемой аппаратуры для разного рода вычислений:
Virtex. Высокопроизводительные ПЛИС на основе FPGA, призванные заменить специализированные интегральные схемы при решениях различных ресурсоемких задач.
Spartan. Более дешевые и менее производительные ПЛИС FPGA, разработанные для использования в устройствах, рассчитанных на большие тиражи и невысокую стоимость комплектующих.
CoolRunner и XC9500. Серии ПЛИС типа CPLD, предназначенных для использования в различных портативных устройствах - мобильных телефонах, GPS-навигаторах, КПК и т.д. Для микросхем данного типа главными критериями является минимизация размеров и потребляемой мощности.
Микросхемы данных серий применяются довольно широко: последнее семейство Virtex-5 из серии Virtex используется, например, в суперкомпьютерах Cray XT5h и NEC SX-9. Также ПЛИС FPGA являются альтернативой процессоров цифровой обработки сигналов, для чего в каждом семействе присутствуют модели со встроенными блоками для этой обработки.
Для работы с представленными микросхемами компания Xilinx предоставляет различные программные средства для реализации цифровых схем, для разработки встраиваемых программируемых процессорных систем, а также для отладки и повышения производительности.
Помимо собственно разработки микросхем, компания Xilinx уделяет большое внимание цифровой обработке сигналов, разработке различных IP-ядер для использования в микросхемах, созданию встроенных процессоров и др.

Altera
 

Компания Altera является основным конкурентом компании Xilinx, причем по всем основным направлениям. Главное из них - это производство ПЛИС как типа FPGA, так и типа CPLD. В мае 2008 года Altera представила новое семейство из серии Stratix высокопроизводительных микросхем типа FPGA - Stratix IV, работающих на 40-нм архитектуре. Для менее ресурсоемких задач компания Altera предлагает серию ПЛИС FPGA Cyclone, а в качестве компромисса между производительными Stratix и недорогими Cyclone - серию Arria. Для мобильных устройств выпускается серия Max на основе ПЛИС типа CPLD. Также в дополнение к этим микросхемам компания выпускает серию ASIC микросхем HardCopy, разработанных в качестве специализированных аналогов соответствующих FPGA Stratix. В 2008 году микросхема Stratix III была отмечена наградой DesignVision Award в области "Полупроводники и интегральные схемы".
Начиная с серии Stratix III, в ПЛИС используется технология Programmable Power Technology, которая позволяет варьировать режим работы и, соответственно, потребляемую мощность логических ячеек в зависимости от необходимости быстрого выполнения поставленной задачи.
Микросхемы компании Altera активно применяются во многих областях, например, на рынке беспроводных и проводных коммуникаций, в военных технологиях, в области телевещания, а также в различных мобильных устройствах.
Компания Altera занимается разработкой разнообразного ПО для работы с их микросхемами, среди которых основным программным продуктом является пакет программ Quartus II, который предоставляет различные средства для проектирования и анализа структуры микросхем, а также для оптимизации затрат по потребляемой мощности.

Lattice Semiconductor
 

Lattice Semiconductor только в 2002 году начала производство FPGA-микросхем, и на этом рынке она занимает всего порядка нескольких процентов. Однако Lattice Semiconductor является одним из лидеров в области производства CPLD и SPLD (simple PLD - более простые по сравнению с CPLD программируемые устройства) микросхем. На этом рынке компания предоставляет целый спектр ПЛИС различной направленности:
CPLD общего назначения;
CPLD с низкой потребляемой мощностью;
CPLD с гибридной архитектурой серии MachXO - обладает некоторыми свойствами FPGA, что позволяет большей гибкости при программировании;
CPLD серии ispXPLD 5000V/B/C, которая состоит из блоков Multi-Function Block (MFB), каждый из которых может быть запрограммирован отдельно:
как вычислительный блок;
как блок памяти RAM или CAM;
как блок, реализующий буфер типа FIFO.
SPLD-микросхемы, используемые для проведения простых операций или в качестве связующих логических схем на плате.
Хотя компания Lattice Semiconductor появилась на рынке ПЛИС FPGA относительно недавно, она выпускает довольно большой ассортимент микросхем данного типа. Среди них стоит выделить микросхемы Field Programmable System Chip (FPSC) - первой серии ПЛИС со встроенными ASIC ядрами, которые предназначены для реализации стандартных IP ядер - шинного интерфейса, высокоскоростного интерфейса или высокоскоростного трансивера; а также серию Lattice XP2 и предназначенный для его программирования прикладной пакет ispLEVER, которым в 2008 году была присуждена премия DesignVision Award в области "Средства программирования микросхем типа ASIC, FPGA и PLD".

Actel
 

Компания Actel делает ставку на производство небольших и недорогих микросхем типа FPGA, ориентируясь на надежность таких ПЛИС. В целом выпускаемые компанией Actel микросхемы можно разбить на два типа:
с использованием flash-памяти;
с однократно программируемой памятью (antifuse технология).
 
Оба типа микросхем обеспечивают высокий уровень защищенности информации как от несанкционированного доступа, так и от альфа- и нейтронного излучения. Также большим преимуществом таких микросхем является тот факт, что они являются не изменяющимися - не требуют загрузки конфигурации архитектуры ПЛИС каждый раз при включении питания. Это означает, что они готовы к работе сразу же после запуска оборудования.
Поскольку компания Actel занимается производством компактных и недорогих ПЛИС (в феврале этого года Actel стала выпускать микросхемы серии ProASIC3 по рекордно низкой цене в 99 центов), основными ее покупателями являются компании, занимающиеся различными по
и т.д.................


Перейти к полному тексту работы


Скачать работу с онлайн повышением оригинальности до 90% по antiplagiat.ru, etxt.ru


Смотреть полный текст работы бесплатно


Смотреть похожие работы


* Примечание. Уникальность работы указана на дату публикации, текущее значение может отличаться от указанного.