Здесь можно найти учебные материалы, которые помогут вам в написании курсовых работ, дипломов, контрольных работ и рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.
Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение оригинальности любого файла в формате MS Word. После такого повышения оригинальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, РУКОНТЕКСТ, etxt.ru. Программа «StudentHelp» работает по уникальной технологии так, что на внешний вид, файл с повышенной оригинальностью не отличается от исходного.
Результат поиска
Наименование:
доклад Устройство умножения двоичных положительных чисел
Информация:
Тип работы: доклад.
Добавлен: 26.12.2014.
Год: 2014.
Страниц: 12.
Уникальность по antiplagiat.ru: < 30%
Описание (план):
1.КОММУТАТОР У1.
В данной курсовой работе принципиальная
схема коммутатора У1 разработана на микросхемах
мультиплексоров, поэтому необходимо
изучить тему «Мультиплексоры.»
Мультиплексор - устройство, которое
осуществляет выборку одного из нескольких
входов и подключает его к своему выходу.
Название произошло от английского Multiplexer. Другими словами мультиплексоры
подключают один из входных к выходному
под действием управляющего (адресного)
кода.
Мультиплексор имеет информационные
входы (D0, D1…), адресные входы (А0, А1…), вход С для подачи стробирующего
сигнала и один выход Q.
Символически мультиплексор можно представить
многоканальным коммутатором, имеющим
одностороннюю передачу данных (рис. 1.1).
Рис. 1.1
Каждому информационному входу D мультиплексор присваивает номер
A, называемый адресом. При подаче стробирующего
сигнала на вход C мультиплексор выбирает
один из входов Di, адрес которого, задаётся двоичным
кодом на адресных входах A, и подключает
его к выходу Q. Число информационных входов
nинф и число адресных входов nадр связаны соотношением:
nинф = 2nадр.
Мультиплексор представляет собой двухступенчатое
устройство, выполненное на основе инверторов
и схем типа И-ИЛИ, И-ИЛИ-НЕ, которые используют
стробирующие свойства функции И аргументов
канала информации и адреса.
На рис.
1.2 показано символическое изображение
мультиплексора с четырьмя информационными
входами.
Рис. 1.2
В общем случае функционирование мультиплексора
описывается таблицей .
Таблица 1.1
Таблица истинности мультиплексора.
При отсутствии стробирующего сигнала
(С=0) отсутствует разрешение работы, отсутствует
связь между информационными входами
и выходами Q =0. Выход является нулевым
независимо от информационных и адресных
сигналов. При подаче стробирующего сигнала
(С=1) на выход передаётся логический уровень
того из информационных входов Di, номер которого i в двоичной форме
задан на адресных входах.
Так, например, при задании адреса А1А0 =112 = 310 на выход Q будет передаваться сигнал
информационного входа с адресом 310 т.е. D2.
По таблице истинности можно записать
следующее логическое выражение для выхода
Q:
Q = (D0 ?A1?A0vD1?A1A0vD2A1? 0vD3A1A0) C,
которое называется мультиплексной формулой.
Нетрудно записать формулу для
другого количества входов.
В тех случаях,
когда требуется передавать на выходы
многоразрядные входные данные в параллельной
форме, используется параллельное включение
мультиплексоров по числу разрядов передаваемых
данных.
На схемах мультиплексоры обозначаются
буквами MS или MUX (MUltipleXer). В отечественных
сериях микросхем мультиплексорам соответствуют
буквы КП, например: К555КП2 - два мультиплексора
ТТЛШ с общим дешифратором адреса канала,
К564КП1 - двойной четырёхканальный мультиплексор
КМОП.
Максимальное
число информационных входов мультиплексоров,
выполненных в виде интегральных схем,
равно 16. Если требуется построить мультиплексорное
устройство с большим числом входов, можно
объединить в схему так называемого мультиплексорного
дерева. Такое мультиплексорное устройство
имеет 16 входов, разбитых на четвёрки,
которые подключены к отдельным мультиплексорам
первого уровня.
Мультиплексор
второго уровня, подключая к общему выходу
устройства выходы отдельных мультиплексоров
первого уровня, подключает четвёрки входов.
Внутри четвёрки требуемый вход выбирается
мультиплексором первого уровня. По такой
схеме, используя восьмивходовые мультиплексоры
, можно построить мультиплексорное устройство,
имеющее 64 входа.
На первом и втором
уровнях мультиплексорного дерева можно
использовать мультиплексоры с разным
числом входов. Если на первом уровне такого
дерева используются мультиплексоры с
числом адресных переменных nадр1, на втором – с числом переменных
nадр2, то общее число входов мультиплексорного
дерева
nинф = 2nадр1+nадр2,
а число мультиплексоров в схеме составит
nMUX = 2nадр2+1.
Эти формулы показывают эффективность
и целесообразность построения мультиплексорного
дерева.
Но в нашей работе
используется коммутатор, разработанный
на мультиплексорах. Я использую 4 мультиплексора,
как упомянуто в методических указаниях.
Чтобы высветить («индицировать») первую
цифру числа 3658, согласно моему варианту,
самый младший разряд первой цифры,
представленной двоичным кодом 7421,
в данном случае «1», подключается ко входу
D1 первого мультиплексора. Следующий разряд
«0» - ко входу D1 второго мультиплексора,
ко входу D1 третьего мультиплексора подключаю
«0»; а старший разряд «1» подключаю ко
входу D1 четвертого мультиплексора.
По этой же аналогии подключаю все разряды
второй цифры ко входам D2 всех мультиплексоров,
т.е. младший разряд «1», согласно коду,
подключаю ко входу D2 первого мультиплексора,
следующий разряд «0» - ко входу D2 второго
мультиплексора, ко входу D2 третьего мультиплексора
подключаю «1», а ко входу D2 четвертого
мультиплексора – «0». Младший разряд
«0» третьей цифры подключила ко входу
D3 первого мультиплексора, второй разряд
«1»- ко входу D3 второго мультиплексора.
Третий разряд «1» ко входу D3 третьего
мультиплексора; а четвертый «0»- ко входу
D3 четвертого мультиплексора. По этой
же системе подключаем разряды четвертой
цифры: первый разряд «1» - ко входу
D4 первого мультиплексора, второй разряд
«1» - ко входу D4 второго мультиплексора.
Ко входу D4 третьего мультиплексора подключила
«0», согласно двоичному коду, а старший
разряд четвертой цифры, соответственно,
подключила ко входу D4 четвёртого мультиплексора.
Адресные входы мультиплексора предназначены
для выбора тех или иных информационных
мультиплексоров, соответствующих
той или иной цифре числа 3658.
Таким образом, осуществляется работа
коммутатора, разработанного на мультиплексорах.
2.ПРЕОБРАЗОВАТЕЛЬ КОДА У2.
В цифровых устройствах часто возникает
необходимость преобразования числовой
информации из одной двоичной системы
в другую (из одного двоичного кода в другой).
Для представления двоичных систем используются
различные виды кодирования: прямой, обратный,
дополнительный, двоично-десятичный и
т.д. Особая роль отводится корректирующим
кодам и кодам, обнаруживающим и исправляющим
ошибки. Они удобны для передачи сигналов
по линиям связи в условиях воздействия
помех.
На аппаратном уровне задачу преобразования
информации из одного кода в другой выполняют
преобразователи.
Преобразователь кода – комбинационное
устройство, предназначенное для изменения
вида кодирования информации.
На принципиальных схемах преобразователи
кодов обозначаются X/Y. В отечественных
сериях преобразователи код – код можно
определить по буквам ПР. Буква П соответствует
подгруппе преобразователей сигналов.
Например, 155ПР6 – преобразователь двоично-десятичного
кода в двоичный; 1455ПР7 – преобразователь
двоичного кода в двоично-десятичный (рис.
2.1, а, б). Вход ЕО является входом разрешения
выхода.
При проектировании и конструировании
преобразователей кодов можно выделить
два подхода:
1) метод, основанный на преобразовании
исходного двоичного кода в десятичный
и последующем преобразовании десятичного
представления в требуемый код;
2) метод, основанный на использовании
логического устройства комбинационного
типа, непосредственно реализующего данное
преобразование.
В первом случае каскадно соединяют дешифратор
и шифратор. Сами шифраторы и дешифраторы
являются частным случаем преобразователей
кодов.
Во втором случае, как для любого комбинационного
устройства, составляют
таблицу истинности и устанавливают
однозначное соответствие между подаваемыми
на входы и снимаемыми на выходах комбинациями, что я и буду делать в своей работе. Далее
проводят синтез логического комбинационного
устройства в заданном базисе.
Отметим также, что любые преобразования
параллельных кодов легко и удобно осуществить
на микросхемах постоянной памяти и программируемых
логических матрицах.
В своей работе я использую преобразователь
для цифровой индикации, а именно тот способ,
который основан на преобразовании двоичного
кода в семисегментный.
Имеется семь элементов, расположенных
так, как показано на рис. 2.2.
Рис. 2.2
Каждый может светиться либо не светиться,
в зависимости от значения соответствующей
логической переменной, управляющей его
свечением. Вызывая свечение элементов
в определённых комбинациях, можно получить
изображение десятичных цифр 0,1…9. (рис.
2.3)
Рис. 2.4
Например, для цифры 0 необходимо
погасить сегмент g, а остальные должны светиться.
Для цифры 1 – светятся сегменты b и c, а сегменты a, d, e, f, g погашены и т.д.
Сегмент будет гореть, если на него будет
подано напряжение логического нуля. Сегмент
будет погашен, если на него будет подано
напряжение логической единицы. По приведенному
выше принципу можно построить таблицу
истинности для преобразования кодов.
Таблица 2.1
Таблица преобразования десятичного
кода в
семисегментный.
Синтезируемое комбинационное устройство
имеет четыре входа и семь выходов, поэтому
для каждого из семи выходов получаем
формулу в базисе И-НЕ:
a = (x1?x2?x3) ? (x1?x2?x3?x4);
b = (x1?x2?x3) ? (x1?x2?x3);
c =x1?x2?x3;
d = (x1?x2?x3?x4) ? (x1?x2?x3?x4) ? (x1?x2?x3);
e = (x1?x2?x3) ? x1;
f = (x1?x2?x3?x4) ? (x1?x2?x3) ?(x1?x3);
g = (x1?x2?x3) ? (x2?x3??x4).
Полученные формулы позволяют нам построить
требуемую схему преобразователя кода
двоичного в семисегментный.
3.СЧЕТЧИК У3.
Счетчиком называется последовательное
устройство, предназначенное для счёта
входных импульсов и фиксации их числа.
Счет импульсов является одной из наиболее
распространённых операций в устройствах
дискретной обработки информации.
Основное функциональное назначение
счётчиков:
- счёт импульсов, поступивших на
вход;
- деление частоты.
Из определения и логики работы счётчиков
следует, что их текущее состояние зависит
не только от нового пришедшего импульса,
но также и от количества предыдущих импульсов.
Значит счетчики относятся к устройствам
с памятью. Строятся счетчики, как и регистры,
на основе однотипных связанных между
собой триггеров. Наиболее часто используются
Т- и JK-триггеры. Ведь Т-триггеры так и называются
- счётные триггеры. С другой стороны
в JK-триггерах обеспечивается смена состояния
на противоположное предыдущему
Qn+1 = ?Qn при J = K = 1.
Комбинационные элементы в счетчиках
используются для управления работой
триггеров. Число триггеров определяет
максимальное число импульсов, которое
может быть подсчитано счетчиком.
В счетчике выполняются следующие логические
операции:
- установка в нулевое состояние
(сброс);
- запись входной информации
в параллельной форме – начального кода, с которого начинается счет;
- хранение записанной информации;
- выдача хранимой информации
в параллельной форме;
- инкремент – увелечение хранящегося
числа на единицу;
- декремент – уменьшение хранящегося
числа на единицу.
Основным параметром счетчика является
модуль счета М, равный максимальному
числу импульсов, после которых счетчик
устанавливается в исходное состояние
(обнуляется) и начинается новый цикл работы
счетчика.
По назначению модуля счета различают:
- двоичные счетчики, модуль счета которых равен целой степени
числа два
М = 2n,
где n – число используемых триггеров;
- двоично-кодированные, в которых
модуль счета может быть любым
число, не равным 2.
Наибольшее распространение
получили двоичные счетчики, а из двоично-кодированных
чаще всего применяют двоично-десятичные.
Счетчики с другим модулем счета можно
получить путем введения дополнительных
связей между разрядами.
По направлению
счета счетчики бывают:
- суммирующие (прямого счета), в
которых происходит увеличение состояния
счетчика – инкремент;
- вычитывающие (обратного счета), в
которых состояние счетчика уменьшается
– декремент;
- реверсивные, которые по управляющему
сигналу могут как увеличивать, так и уменьшать
своё состояние.
Как и все цифровые
устройства, счётчики бывают синхронные
и асинхронные. Быстродействие счетчиков
характеризуется временем установления
в нем нового состояния, а также максимальной
частотой следования поступающих импульсов.
В данной работе
был использован двоичный счётчик
на двухступенчатых триггерах, а именно
на JK-триггерах.
Прежде чем рассматривать
JK-триггеры, рассмотрим само понятие «триггеры».
Триггер – это
устройство, имеющее два устойчивых состояния
и способное под действием внешних сигналов
переключаться из одного состояния в другое.
При этом напряжение на его выходе изменяется
скачкообразно.
Способность
поддерживать устойчивое состояние на
выходе без изменения при отсутствие входных
сигналов вдоль угодно длительный интервал
времени обуславливает применение триггеров
в качестве элементов памяти. В общем случае
триггер содержит собственно элемент
памяти и входную комбинационную схему,
преобразующую входные сигналы триггера
в сигналы, требуемые для управления элементом
памяти.
Особенностью
последовательных логических устройств
является их зависимость не только от
действующих в настоящий момент на
входе логических сигналов, но и от тех
значений переменных, которые действовали
на входах в предыдущие моменты времени.
Очевидно, что для выполнения этого условия
значения предыдущих переменных должны
быть запомнены логическим устройством.
Таким образом, триггер, выполняя функцию
памяти, является неотъемлемой частью
любого последовательного устройства.
Триггер – это простейший цифровой автомат
с памятью, способный хранить 1 бит (binary
digit - двоичный разряд информации).
В основе любого триггера находится регенеративное
кольцо из двух инверторов, охваченных
глубокой положительной обратной связью.
Поэтому переход из одного состояния в другое происходит
лавинообразно за очень короткое время.
Триггер имеет два выхода: прямой и инверсный,
значения сигналов которых всегда противоположны.
Существующие типы триггеров классифицируются
по различным признакам. Наиболее
часто используется классификация по
типу используемых информационных входов.
Приняты следующие обозначения входов
триггеров:
S – раздельный вход установки триггера
в единичное состояние по прямому выходу
Q (Set - установка); Q = 1;
R – раздельный вход установки
триггера в нулевое состояние по прямому
выходу Q (Reset - сброс); Q =0
J –вход установки универсального триггера
в состояние 1 (jerk – резко включить); Q =1;
K – вход сброса универсального триггера
в состояние 0 (kill - резко выключить);Q=0;
D –информационный вход переключения
триггера в состояние, соответствующее
логическому уровню на этом входе. В различных
источниках по-разному объясняют происхождение
названия этого входа: от слова Delay
– задержка, состояние триггера повторяет
входной сигнал, но с задержкой , определяемой
тактовым импульсом; от слов Data input – на
вход подаётся информация предназначенная
для записи в триггер;
T – счетный вход (Toogle - переключатель);
C – синхронизирующий вход (Clock).
Наименование триггеров определяется
типами его входов. Микросхемы, составляющие
подгруппу триггеров, имеют в маркировке
букву Т.
По моменту реакции на входной сигнал
триггеры подразделяют на асинхронные
(нетактируемые), изменяющие своё состояние
непосредственно в момент изменения сигнала
на его информационных входах и синхронные
(тактируемые), изменяющие своё состояние
лишь в строго определённые (тактовые)
моменты времени, соответствующие воздействию
активного синхросигнала на его синхронизирующем
входе С, и не реагирующее на любые изменения
информационных сигналов при пассивном
значении сигнала на синхроводе.
По виду активного логического сигнала,
действующего на входах, триггеры различают
на статические – управляемые уровнем,
и динамические – управляемые перепадом
(фронтом) входного сигнала.
По характеру процесса переключения
триггеры делятся на одноступенчатые,
где переключение происходит сразу, и
двухступенчатые – по этапам.
Триггер с двухступенчатым запоминанием
информации состоят из двух триггерных
структур. Одна называется ведущий триггер,
а другая – ведомый.
Оба триггера синхронные, но имеют противоположные
синхроводы. В двухступенчатом триггере устраняются
противоречия между процессами хранения
старой и приёма новой информации.
Итак перейдём к триггерам, которые были
задействованы в данной работе, т.е. JK-триггеры.
JK-триггеры - это двухступенчатые
универсальные синхронные триггеры.
Универсальность заключается
в том, что на их основе можно сделатьлюбой
другой тип логических триггеров RS, D, T.
Условное изображение JK-триггера показано
на рис. 3.1.
Рис.3.1
Вход J устанавливает в единичное
состояние
Q=1 при J=1.
Вход К устанавливает триггер в нулевое
состояние
Q=0 при К=0.
При К=0 и J=0 в JK-триггере сохраняется предыдущее
состояние: Qn+1=Qn.
JK-триггер не имеет запрещённых входных
комбинаций, т.е если на оба входа подать
активный логический уровень, то триггер
перейдёт в состояние, противоположное
предыдущему: Qn+1= Q при J=K=1 (таблица 3.1).
Таблица 3.1.
Таблица переходов JK-триггера.
JK-триггеры – это более сложные триггеры,
которые вследствие своей универсальности
и отсутствия запрещённых комбинаций,
находит широкое применение в цифровой
технике.
Таким образом,
счетчик является последовательным
устройством с памятью, которое
предназначено для счета импульсов
и строятся он на основе
однотипных триггеров.
4. ДЕШИФРАТОР У4.
Прежде чем затрагивать тему дешифраторы,
рассмотрим понятие «шифратор», его назначение
и применение, т.к. дешифратор является
устройством, выполняющим обратные функции
шифратора.
Шифратор преобразует сигнал, поданный
только в один входной провод, в выходной
параллельный двоичный код на выходах
шифратора. Шифратор также называют кодером
(CD). Таким образом, подача сигнала на один
из входов приводит к появлению на выходах
двоичного числа, соответствующего номеру
возбуждённого входа. Полный шифратор
имеет 2n входов и n выходов (рис. 4.1, а)
В отечественных схемах шифраторы обозначаются
буквами ИВ, например К155ИВ1.
Шифраторы также применяются для преобразования
десятичных чисел в двоичную систему счисления
(рис. 4.1, б), тогда число входов меньше 2n, где n – число выходов. Например,
шифратор на рис.4.1, б, при возбуждении
одного из десяти входов (х0, х1, … , х9) формирует на выходах двоичный
код номера возбуждённой входной линии.
Так, при подаче сигнала на вход х9 на выходах появится код 1001.
а)
б)
Применение шифраторов приводит к сокращению
количества сигналов в цифровых устройствах
(линий передачи). Также шифраторы используют
в разнообразных устройствах ввода информации
в цифровые системы. Рассмотрим таблицу
истинности шифратора, преобразующего
десятичные числа 0, 1, 2,…9 в двоичное представление
в коде 8421.
Таблица4.1.
Таблица истинности шифратора.
Входные и выходные сигналы могут быть
как прямыми, так и инверсными.
Помимо информационных входов, шифраторы
содержат дополнительные, обеспечивающие
разрешение ввода и вывода, осуществление
расширения без привлечения дополнительных
цепей.
При работе шифратора в составе цифрового
устройства возможен приход сигналов
на несколько входов. В этом случае необходимо
выбрать тот вход, которому предоставляется
право первоочерёдного обслуживания.
Поэтому шифраторы осуществляют приоритетное
кодирование входных сигналов с входа
с наивысшим приоритетом.
Таким образом, при наличии на входах
нескольких возбужденных линий на выходе
будет та комбинация, которая соответствует
старшему (приоритетному) входу.
Итак, как я упоминала выше, дешифратор
является устройством, которое выполняет
функции обратные функциям шифратора,
т.е. дешифратор преобразует код, поступающий
на его входы, в сигнал только на одном
из его выходов, т.е. двоичные дешифраторы
преобразуют двоичный код в код «1 из N».
Активным всегда является только один
выход дешифратора, причем номер этого
выхода однозначно определяется входным
кодом.
Дешифраторы относятся к комбинационным
устройствам. На принципиальных схемах
в условном обозначении дешифраторов
ставятся буквы DC (от английского Decoder)
(рис. 4.2). входы дешифраторов обозначаются
двоичными весами 1248. В отечественных
микросхемах маркировка дешифраторов
содержит две буквы ИД, например, К555ИД,
564ИД5.
Рис. 4.2
Если число адресных входов дешифратора
n, то максимальное число выходов 2n. В этом случае дешифратор
называют полным. Если число выходов меньше
2n, то дешифратор называют неполным.
Работа дешифраторов описывается таблицей
истинности, обратной таблице истинности
шифратора. В них входные и выходные сигналы
меняются местами. Входные сигналы представлены
в коде 8421. В выходной колонке обозначен
номер активного выхода.
Таблица 4.2.
Таблица истинности шифратора.
На каждом выходе образуется уровень
логической 1 при определённой комбинации
на входах. Если дешифратор выполняется
на элементах И-НЕ, то выходные сигналы
получаем с инверсией. Каждой комбинации
входного кода соответствует уровень
логического нуля на определённом выходе,
а на остальных выходах устанавливается
уровень логической единицы. Дешифраторы
с инверсными выходами удобно применять
в схемах позиционной индикации на светодиодах.
На основе дешифраторов можно строить
различные схемы преобразования кодов:
мультиплексоры, демультиплексоры, формирователи
произвольных логических функций, схемы
управления различными индикаторными
устройствами и т.д.
И выше сказанного можно сказать, что
дешифратор используется для обработки
преобразования двоичных чисел в небольшие
по значению десятичные числа. Число входов
дешифратора равно количеству разрядов
поступающих двоичных чисел. Число выходов
равно полному количествудвоичных чисел
этой разрядности.
Рассмотрим подробнее принцип работы
дешифратора, используемого в данной работе.
Итак, номер подключаемого индикатора
задаётся в двоичном коде с выходов счётчика,
который затем поступает на входы дешифратора.
Далее дешифратор синтезируется. Целью
синтеза является построение комбинационного
устройства, обеспечивающего заданное
функционирование, при минимальных аппаратурных
затратах, при ограничениях, наложенных
на используемую элементную базу.
Синтез дешифратора я осуществляла в
следующей последовательности:
Составила таблицу истинности данного дешифратора
по которой очевидно, что число входов дешифратора равно четырем,
как и было задано.
Функции в табличной форме записала в
виде логического выражения СДНФ – форма ДНФ (форма представления функции, при которой логическое выражение строится в виде суммы, где каждое слагаемое является простой конъюнкцией аргументов и их инверсий), где в каждом слагаемом представлены все аргументы или их инверсии.
СДНФ = (Х0Х1Х2Х3) + (Х0Х1Х2Х3) + (Х0Х1Х2Х3) + (Х0Х1Х2Х3) + (Х0Х1Х2Х3).
Произвела минимизацию логичных функций.
Недостаток построения по канонической
форме (СДНФ) в том, что схемы хоть и работают
правильно, но они избыточны, сложны и
требуют большого числа логических элементов. По этой причине, не изменив
функцию, можно упростить её, т.е. минимизировать.
В этом случае схема будет более существенна
и более простой.
Провела логическую функцию в заданный
базис, соответствующий ограничениям
на элементную базу. Поэтому в данной схеме дешифратора задействованы
только элементы НЕ (инверторы) – 4шт. и
И (конъюнктуры) – 5шт.
Построила функциональную схему.
Выходы дешифратора подключила ко
входам S – индикаторов.
5.СЕМИСЕГМЕНТНЫЕ ИНДИКАТОРЫ У5.
Простейшими приборами отображения информации
в цифровых устройствах являются светодиоды,
цифровые индикаторы и световые табло.
Цифровые и знаковые индикаторы бывают
одноразрядными и многоразрядными и их
знаки составляются из семи и более (9,
11, 16, 18 … ) сегментов. Из цифровых наибольшее
распространение получили семисегментные
индикаторы, в которых стилизованное изображение
цифр (и некоторого набора букв) составляют
из семи линейных сегментов, расположенных
в виде цифры восемь (8), (рис. 5.1), т.е. при
различных комбинациях светящихся элементов
высвечиваются цифры от 0 до 9. Например,
для цифры 0 необходимо погасить сегмент
g, а остальные должны светиться. Для цифры
1 – светятся сегменты b и c; сегменты a,
d, e, f, g погашены и т.д. Сегмент будет гореть,
ели на него подано напряжение логического
нуля. Сегмент будет погашен, если на него
будет подано напряжение логической единицы.
Рис. 5.1
В данной работе используются именно
семисегментны, причем, 4 индикатора,
согласно заданию, которые по очерёдности
высвечивают цифры числа 3658, согласно
моему варианту. Уже было упомянуто выше,
что на вход S сигнал поступает с дишифратора,
а на остальные с преобразователя.
Высвечивание выбираемого сегмента
или группы сегментов при получении изображения
знака обеспечивается включением их в
цепь прохождения тока.
Семисегментные индикаторы бываю светодиодными
либо жидкокристаллическими Жидкокристаллические
индикаторы, в отличие от светодиодных,
не излучают света, поэтому для считывания
с них информации необходимо либо естественное
освещение, либо дополнительный источник
света.
Промышленность выпускает несколько
типоразмеров индикаторов, широко используемых
в электронных часах, микрокалькуляторах
и других устройствах с цифровой индикацией.
Ток индикатора, как правило, не превышает
сотен микроампер, что и предопределило
их использование в малогабаритных экономичных
устройствах. Срок службы таких индикаторов
очень велик, наработка на отказ составляет
20-30 тыс. часов.
Семисегментные
индикаторы - это наиболее простая реализация
индикатора, которая может отображать
арабские цифры. Такие индикаторы используют
только для отображения простейших сообщений
Если достоинством таких индикаторов
можно считать его относительную простоту
управления, то существенным недостатком
его является риск, что единственная ошибка
в управляющем коде или неисправность
одного сегмента приводит практически
к полной невозможности чтения данной
цифры.
