На бирже курсовых и дипломных проектов можно найти образцы готовых работ или получить помощь в написании уникальных курсовых работ, дипломов, лабораторных работ, контрольных работ, диссертаций, рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.

ЛИЧНЫЙ КАБИНЕТ 

 

Здравствуйте гость!

 

Логин:

Пароль:

 

Запомнить

 

 

Забыли пароль? Регистрация

Повышение уникальности

Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение уникальности любого файла в формате MS Word. После такого повышения уникальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, etxt.ru или advego.ru. Программа «StudentHelp» работает по уникальной технологии и при повышении уникальности не вставляет в текст скрытых символов, и даже если препод скопирует текст в блокнот – не увидит ни каких отличий от текста в Word файле.

Результат поиска


Наименование:


доклад Микросхема K1810ВМ86

Информация:

Тип работы: доклад. Добавлен: 27.06.2012. Сдан: 2011. Страниц: 7. Уникальность по antiplagiat.ru: < 30%

Описание (план):


Микросхема  K1810ВМ86.
      Микросхема K1810ВМ86 представляет собой однокристальный 16-битовый МП, выполненный по высококачественной n-МОП-технологии. Кристалл микросхемы с геометрическими размерами 5,5x5,5 мм содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания 5B. Схема выпускается в 40-выводном корпусе. Синхронизируется однофазными импульсами с частотой повторения 25 МГц от внешнего тактового генератора. Основные операции обработки данных (сложение, вычитание, логические действия) типа регистр - регистр выполняются за три такта, что обеспечивает быстродействие 1,66·106 оп/с при периоде тактовых импульсов 200 нс.  С максимальной быстротой (за два такта) выполняются регистровые пересылки, а также некоторые однооперандные команды (например, сдвиг на один бит, инкремент, декремент, управление флагами).
      Микропроцессор  K1810BM86 (далее обозначен для краткости ВМ86) содержит 14 16-битовых внутренних регистров и образует 16-битовую шину данных для связи с внешней памятью и портами ввода—вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт =220 = 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 Кбайт, причем в любой момент времени МП может обращаться к ячейкам четырех сегментов, которые программно выбраны в качестве текущих. Сегментация памяти обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения, что упрощает программирование и отладку.
      Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют единую шину адреса/данных (ШАД). Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния. Чтобы сигналы этих линий можно было использовать в системе, их обязательно разделяют с помощью внешних схем, т. е. осуществляют демультиплексирование шин.
      При выполнении операций ввода — вывода используются 8- или 16-битовые адреса, так что кроме доступа к основной памяти МП может обращаться к портам (регистрам ввода — вывода), суммарная емкость памяти которых составляет 64 Кбайт.
      В БИС ВМ86 реализована многоуровневая система прерываний по вектору с  числом векторов до 256. Адреса подпрограмм  прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов.
      Предусмотрена также организация прямого доступа  к памяти, при котором МП прекращает работу и переводит в третье состояние  шины адреса, данных и управления.
      Микропроцессор  ВМ86 появился как результат совершенствования МП ВМ80, и архитектура обоих процессоров имеет много общего. Программно-доступные узлы и система команд ВМ80 могут считаться подмножествами узлов и системы команд ВМ86. Преемственность этих микропроцессоров выражается в программной совместимости снизу вверх, благодаря которой для ВМ86 можно использовать программное обеспечение ВМ80. Хотя программы на машинном языке ВМ80 не могут непосредственно выполняться микропроцессором ВМ86, они достаточно просто переводятся с языка ассемблера ВМ80 на язык ассемблера ВМ86.

Назначение  выводов микропроцессора

      Назначение  выводов БИС (рис. 1.1) зависит от режима работы МП. Восемь выводов имеет  двойное обозначение, причем обозначения  в скобках соответствуют максимальному  режиму. В табл. 1.5 приведено назначение выводов МП, являющихся общими для обоих режимов, в табл. 1.6 — назначение выводов, используемых только в минимальном режиме, а в табл. 1.7 — используемых только в максимальном режиме. Буквой z отмечены трехстабильные выходы, которые переводятся в третье (высокоомное) состояние при переходе МП в режим состояния захвата; в скобках приведены альтернативные обозначения выводов, встречающиеся в литературе.
Рис. 1.1. Условное графическое  обозначение МП ВМ86
      Рассмотрим  подробнее функциональное назначение сигналов МП и особенности их использования сначала в минимальном режиме.
      AD15—AD0 — мультиплексная (совмещенная) двунаправленная шина адреса/данных, по которой с разделением во времени передаются адресная информация и данные. В первом такте цикла шины — цикла обращения к ЗУ или внешнему устройству (ВУ) —МП выдает на эту шину младшие 16 бит адреса памяти или полный адрес внешнего устройства. Этот адрес обязательно должен быть зафиксирован и сохранен в течение всего цикла, для чего используется внешний регистр-защелка, куда записывается адресная информация с помощью строба адреса ALE. Регистр-защелка должен иметь три стабильные выходные буферы и обеспечивать малое время переключения при большой нагрузочной способности. Во второй половине цикла шины по линиям AD15-AD0 передаются адреса данных или байты команд, сопровождаемые стробом данных DEN.
      A19/S6—A16/S3 — мультиплексные выходные линии адреса/состояния. В первом такте на эти линии выдаются старшие 4 бит адреса памяти, а при адресации ВУ — нули. В остальных тактах цикла шины МП выдает на эти линии сигналы состояния S6—S3.
      -       Код на линиях S4, S3 определяет сегментный регистр, участвующий в формировании физического адреса памяти, т. е. указывает сегмент памяти, к которому производится обращение в текущем цикле (табл. 1.8). Следует отметить, что при обращении к ВУ, когда сегментные регистры не участвуют в формировании адреса, устанавливается значение S4 = 1, S3 = 0.
      Таблица 1.8  
S4 S3 Сегментный регистр
0 0 ES
0 1 SS
1 0 CS
1 1 DS
      -       Сигналы S4, S3 могут использоваться для расширения адресного пространства системы. В этом случае отдельный банк памяти объемом 1 Мбайт выделяется каждому из четырех сегментов. К линиям S4, S3 подключается дешифратор, который выбирает соответствующий банк памяти. Такой прием обеспечивает расширение адресной памяти до 4 Мбайт и защиту от ошибочной записи в сегмент, перекрывающийся с другими сегментами.
      -       Сигнал S5 соответствует состоянию флага разрешения прерываний IF: 0 — прерывания запрещены, 1 — прерывания разрешены. Этот сигнал аналогичен выходу разрешения прерывания INTE микропроцессора ВМ80. Сигнал S6 не используется и всегда равен нулю.  
       
      ВНЕ/—разрешение старшего байта. Формируется в первом такте цикла одновременно с адресной информацией. Активный сигнал нулевого уровня ВНЕ означает, что по старшей половине AD15—AD8 шины адреса/данных передаются 8-битовые данные. Сигнал ВНЕ защелкивается во внешнем регистре адреса и используется как дополнительный адресный выход, определяющий доступ к старшему банку памяти либо к ВУ с байтовой организацией, подключенному к старшей половине шины AD. Совместное использование ВНЕ и младшей линии адреса А0 для дешифрации адресов позволяет осуществлять передачу слов или отдельных байтов по шине AD (табл. 1.9). Отметим, что после окончания сигнала ВНЕ на выход подается резервный сигнал состояния S7, не имеющий определенного значения.
        Таблица 1.9
BHE/  A0/ Разрядность данных
0           0 Все слово (оба  байта)
0          1 Старший байт D15-D8,   нечетный адрес
1         0 Младший байт    D7-DO,   четный адрес
1         1 Нет обращения 
    
      ALE — строб адреса (разрешение защелкивания адреса), выдается в начале каждого цикла шины и используется для записи адреса в регистр-защелку, т. е. для демультиплексирования шины AD.
      DEN (или DE) —строб данных (разрешение передачи данных). Выдается в циклах чтения, записи и разрешения выхода шинных формирователей.
      RD — чтение,   идентифицирует   выполнение   цикла   чтения   из   ЗУ   или ВУ (в зависимости от значения сигнала М/Ю). Указывает этим устройствам на необходимость выдачи данных на шину.
      WR— запись, указывает на выполнение цикла записи в ЗУ или ВУ и сопровождает данные, выдаваемые микропроцессором на шину.
      М/IO— является признаком обращения к ЗУ (M/IO = 1) или ВУ (М/IO=0) и используется для разделения адресного пространства памяти и ввода/вывода. Значение М/IO = 0 появляется только при выполнении команд ввода (IN) и вывода (OUT).
      DT/R — передача/прием данных, определяет направление передачи по шине AD: DT/R = 1 — запись данных из МП в ОЗУ или ВУ, DT/R = 0 — чтение данных из ЗУ или ВУ в МП. Предназначен для управления шинными формирователями и действует на протяжении всего цикла шины, как и сигнал М/IO. Отметим, что направление передачи данных через шинные формирователи может также определяться с помощью сигналов RD и WR, но они имеют меньшую длительность и поэтому менее удобны.
      HOLD — запрос шины (запрос захвата) от внешней подсистемы (ВУ или контроллера прямого доступа к памяти).
      HLDA — подтверждение захвата шины, выдается в ответ на сигнал HOLD после приостанова вычислительного процесса в МП и перевода шины AD и некоторых управляющих сигналов в z-состояние. При HLDA=1 подсистема инициирующая запрос захвата, может использовать шину самостоятельно. После установления HOLD=0 ЦП выдает сигнал HLDA = 0, возобновляет управление шиной и продолжает работу по программе.
      NMI — немаскируемое прерывание, распознается микропроцессором по завершению текущей команды независимо от состояния флага разрешения прерывания IF. Этот вход предназначен для сигнализации о некоторых критических ситуациях, например об аварийном отключении сетевого питания.
      INTR— запрос прерывания (маскируемый), опрашивается центральным процессором в конце выполнения каждой команды, если прерывания разрешены (IF= 1) и фиксируется во внутреннем триггере. Обычно на вход INTR подается запрос от программируемого контроллера прерываний К1810ВН59А. Если IF = 0, то запрос по входу INTR игнорируется.
      INTA — подтверждение запроса   прерывания,   формируется   в   ответ   на принятый запрос прерывания INTR, выполняет функцию сигнала RD в цикле подтверждения прерывания и стробирует считывание указателя адреса (вектора) прерывания. В каждом случае подтверждения прерывания выполняются два цикла INTA, из которых первый является предварительным и не сопровождается чтением информации.
      RDY — готовность, указывает на то, что адресуемое в данном цикле устройство готово к обмену данными. Если устройство не готово к взаимодействию с МП, оно выдает сигнал RDY = 0, и МП переходит в состояние ожидания. В этом случае между тактами ТЗ и Т4 цикла шины появляется необходимое число тактов ожидания TW. После установки сигнала RDY=1 МП выходит из состояния ожидания и возобновляет работу.
      TEST— проверка, используется вместе с командой ожидания WAIT, выполняя которую МП проверяет уровень сигнала TEST. Если TEST = 0, МП переходит к выполнению следующей по порядку команды. Если TEST = 1, МП вводит холостые такты TI и периодически, с интервалом 5Т, проверяет значение сигнала TEST. Команда WAIT и сигнал TEST обеспечивают синхронизацию работы МП с внешними сигналами: TEST — вход программной проверки, RDY — вход аппаратной проверки готовности устройств в системе.
      CLK—тактовая синхронизация (тактирование). Сигнал синхронизации от внешнего генератора тактовых импульсов, предназначен для синхронизации МП. Используется серия тактовых импульсов CLK с периодом повторения Т, равным 200—500 нc.
      RESET — сброс, переводит МП в определенное начальное состояние, в котором сброшены сегментные регистры (кроме CS, все разряды которого устанавливаются в единичное состояние), указатель команд IP, все флаги, регистры очереди команд и все внутренние триггеры в устройстве управления. Сигнал RESET не влияет на состояние общих регистров, которые устанавливаются в начальное состояние программным путем. На время действия сигнала RESET все выходы, имеющие три состояния, переводятся в третье состояние, а выходы, имеющие два состояния, становятся пассивными. Минимальная продолжительность сигнала RESET при первом включении МП составляет 50 мкс, а при повторном запуске — четыре такта синхронизации. После снятия сигнала RESET работа МП возобновляется из начального состояния.
      MN/MX—минимальный/максимальный режимы. Сигнал на этом входе определяет режим работы МП: 1 — минимальный, 0 — максимальный, когда изменяются функции восьми управляющих сигналов.  
      В максимальном режиме действуют следующие управляющие сигналы.
      S2—S0 —сигналы состояния, обеспечивающие информацию о типе выполняемого цикла шины (табл. 1.10). Сигналы состояния подаются в контроллер шины, который дешифрует их и формирует расширенный набор управляющих сигналов. Если МП не инициирует цикл шины, то сигналы S2—S0 устанавливаются в пассивное состояние 111. Отметим, что сигнал S2 логически эквивалентен сигналу М/IO, a S1 —сигналу DT/R.
      Таблица  1.10                                                                   
S2 S1 S0 Тип цикла шины
0 0 0 Подтверждение прерывания
0 0 1 Чтение ВУ
0 1 0 Запись ВУ
0 1 1 Останов
1 0 0 Выборка команды 
1 0 1 Чтение ЗУ
1 1 0 Запись ЗУ
1 1 1 Цикла шины нет 
      QS1 —QS0 — состояние очереди. Идентифицирует состояние внутренней 6-байтовой очереди команд МП (табл. 1.11) и действует в течение такта синхронизации после выполнения операции над очередью. Сигналы QS1 — QS0 предназначены для сопроцессора, который воспринимает команды и операнды с помощью команды ESC. Сопроцессор контролирует шину AD и фиксирует момент, когда из программной памяти выбирается предназначенная для него команда ESC, а затем следит за очередью команд и определяет момент, когда эта команда должна выполняться.
      Таблица  1.11                                                                   
QS1 QS0 Операции над  очередью
0   0 Операции нет, в последнем такте не было выборки  из очереди 
0   1 Из очереди  выбран первый байт команд
1   0 Очередь пуста, была опустошена командой передачи управления
1   1 Из очереди  выбран следующий байт команды 
    
      RQ/GT1 — RQ/GT0 — запрос/представление (подтверждение, разрешение). Две одинаковые двунаправленные линии, каждая из которых может использоваться для передачи импульсных сигналов запроса/разрешения доступа к локальной шине (каналу). Процесс доступа к шине осуществляется в следующем порядке: 1) устройство, подключенное к локальной шине и требующее доступа к общим ресурсам, формирует запросный (первый) импульс длительностью один такт; 2) в конце текущего цикла МП выдает ответный (второй) импульс, подтверждающий возможность доступа к локальной шине. В следующем такте МП переводит шины адреса/данных и управления в высокоомное состояние и отключается от канала; 3) по окончании работы с каналом устройство выдает на ту же линию импульс (третий), указывающий на окончание захвата канала. В следующем такте МП возобновляет управление шиной и продолжает вычисления.
      Все три  импульса  имеют  одинаковую длительность  и  низкий  активный уровень. Сигналы на линиях независимы, однако линия RQ/GTO имеет более высокий приоритет, чем линия RQ/GT1, когда запросы поступают одновременно. Но если на линии RQ/GTO появляется запрос в то время, когда МП находится в состоянии захвата по сигналу RQ/GT1, то этот запрос захвата неполучает подтверждения до освобождения шины по линии RQ/GT1. Таким образом, каждая из двух рассмотренных линий служит для установления режима захвата шин и в этом отношении эквивалентна паре линий HOLD и HLDA МП BM86 в минимальном режиме.
      LOCK — блокировка шины, информирует устройства системы, что они не должны пытаться запрашивать шину. Формируется однообайтовым префиксом LOCK, располагаемым перед командой, и действует до конца выполнения этой команды, запрещая доступ к системной магистрали другим устройствам, в частности другим процессорам. При подтверждении запроса шины выходной буфер сигнала LOCK переводится в третье состояние.
      Префикс LOCK не влияет на прерывания. Если при наличии блокировки внешняя система запрашивает шину по линиям RQ/GT, МП фиксирует запрос, но не подтверждает его до завершения команды, имеющей префикс блокировки. Программисты обычно используют этот префикс, когда необходимо идентифицировать состояние разделяемых ресурсов системы. Префикс LOCK может использоваться и в минимальном режиме, когда внешний сигнал блокировки LOCK отсутствует. В этом случае генерирование подтверждения HLDA на запрос шины HLD задерживается до завершения выполняемой команды.

Структура микропроцессора

      Укрупненная структурная схема МП ВМ86 (рис. 1.2) содержит две относительно независимые части: операционное устройство, реализующее заданные командой операции, и устройство шинного интерфейса, осуществляющее выборку команд из памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов. Оба устройства могут работать параллельно, что обеспечивает совмещение во времени процессов выборки и исполнения команд. Это повышает быстродействие МП, так как операционное устройство, как правило, выполняет команды, коды которых уже находятся в МП, и поэтому такты выборки команды не включаются в ее цикл.
      Операционное  устройство МП содержит группу общих  регистров, арифметико-логическое устройство (АЛУ), регистр флагов F и блок управления.
      Восемь 16-битовых регистров общего назначения участвуют во многих командах. В этих случаях регистры общего назначения кодируются трехбитовым кодом, который размещается в соответствующем поле (или полях) формата команды.
      В соответствии с основным назначением  рассматриваемых регистров выделяют регистры АХ, ВХ, СХ, DX, используемые прежде всего для хранения данных, и регистры SP, BP, SI, DI, которые хранят главным образом адресную информацию. Особенностью регистров АХ, ВХ, СХ, DX является то, что они допускают раздельное использование их младших байтов AL, BL, CL, DL и старших байтов АН, ВН, СН, DH. Тем самым обеспечивается возможность обработки как слов, так и байтов и создаются необходимые условия для программной совместимости ВМ86 и ВМ80. Соответствие регистров этих двух микропроцессоров указано в табл. 1.12, где FL — младший байт регистра F.
Рис. 1.2. Структурная схема  МП ВМ86
      Все остальные регистры являются неделимыми и оперируют 16-битовыми словами, даже в случае использования только старшего или младшего байтов. Указательные регистры SP и ВР хранят смещение адреса в пределах текущего стекового сегмента памяти, а индексные регистры SI и DI хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте.
      Кроме основных функций, соответствующих  названию регистров, общие регистры выполняют специальные функции, указанные в табл. 1.13.  
      Т а б л и ц  а  1.13
Регистр    
Название Специальная функция регистра
АХ аккумулятор Умножение, деление  и ввод - вывод слов
AL Аккумулятор (младший  байт) 
Умножение, деление  и ввод - вывод байтов; преобразование байтов; десятичная арифметика
АН Аккумулятор (старший байт) Умножение и  деление слов
ВХ Базовый регистр Адресация по базе; преобразование адресов
СХ Счетчик Подсчет циклов; подсчет элементов цепочек
CL Счетчик (младший  байт)
Реализация  параметрических сдвигов
DX Регистр данных Умножение и  целение слов; косвенный ввод - вывод
SP Указатель стека Операции с  использованием стека
BР Указатель базы Базовый регистр
SI Индекс источника Указатель цепочки-источника, индексный регистр
DI Индекс приемника Указатель цепочки-приемника, индексный регистр
      Арифметическо-логическое устройство (АЛУ) содержит 16-битовый комбинационный сумматор, с помощью которого выполняются арифметические операции, наборы комбинационных схем для выполнения логических операций, схемы для операций сдвигов и десятичной коррекции, а также регистры для временного хранения операндов и результатов.
      К АЛУ примыкает регистр флагов F (рис. 1.3, где X обозначает неопределенное состояние бита). Его младший байт FL полностью соответствует регистру флагов К580ВМ80, а старший байт FH содержит четыре флага, отсутствующие в К580ВМ80. Шесть арифметических флагов фиксируют определенные признаки результата выполнения операции (арифметической, логической, сдвига или загрузки регистра флагов). Значения этих флагов (кроме флага AF) используются для реализации условных переходов, изменяющих ход выполнения программы. Различные команды влияют на флаги по-разному
      Назначение  арифметических флагов.
      CF — флаг переноса, фиксирует значение переноса (заема), возникающего при сложении (вычитании) байтов или слов, а также значение выдвигаемого бита при сдвиге операнда.
      PF—флаг четности (или паритета), фиксирует наличие четного числа единиц в младшем байте результата операции, может быть использован, например, для контроля правильности передачи данных.
      AF — флаг вспомогательного переноса, фиксирует перенос (заем) из младшей тетрады, т. е. из бита А3, в старшую при сложении (вычитании), используется только для двоично-десятичной арифметики, которая оперирует исключительно младшими байтами.
      ZF — флаг нуля, сигнализирует о получении нулевого результата операции.
      SF — флаг знака, дублирует значение старшего бита результата, который при использовании дополнительного кода соответствует знаку числа.
      OF — флаг переполнения, сигнализирует о потере старшего бита результата сложения или вычитания в связи с переполнением разрядной сетки при работе со знаковыми числами. При сложении этот флаг устанавливается в единицу, если происходит перенос в старший бит и нет переноса из старшего бита или имеется перенос из старшего бита, но отсутствует перенос в него; в противном случае флаг OF устанавливается в нуль. При вычитании он устанавливается в единицу, когда возникает заем из старшего бита, но заем в старший бит отсутствует либо имеется заем в старший бит, но отсутствует заем из него. Имеется специальная команда прерывания при переполнении, которая в указанных случаях генерирует программное прерывание.
      Для управления некоторыми действиями МП предназначены три дополнительных флага.
      DF — флаг направления, управляемый командами CLD и STD; определяет порядок обработки цепочек в соответствующих командах: от меньших адресов (DF = 0) или от больших (DF=1).
      IF — флаг разрешения прерываний, управляемый с помощью команд CLI и STI; при IF—1 микропроцессор воспринимает (распознает) и соответственно реагирует на запрос прерывания по входу INTR; при IF = 0 прерывания по этому входу запрещаются (маскируются) и МП игнорирует поступающие запросы прерываний. Значение флага IF не влияет на восприятие внешних немаскируемых прерываний по входу NMI, а также внутренних (программных) прерываний, выполняемых по команде INT.
      TF — флаг трассировки (прослеживания). При TF = 1 МП переходит в покомандный (пошаговый) режим работы, применяемый при отладке программ, когда автоматически генерируется сигнал внутреннего прерывания типа 1 (см. рис. 1.5) после выполнения каждой команды с целью перехода к соответствующей подпрограмме, которая обычно обеспечивает индикацию содержимого внутренних регистров МП. Команды установки или сброса флага TF отсутствуют, так что управление этим флагом осуществляется опосредованно, путем пересылки содержимого регистра флагов F через стек в общий регистр, установки требуемого значения восьмого бита и обратной пересылки сформированного слова в регистр F.
и т.д.................


Перейти к полному тексту работы


Скачать работу с онлайн повышением уникальности до 90% по antiplagiat.ru, etxt.ru или advego.ru


Смотреть полный текст работы бесплатно


Смотреть похожие работы


* Примечание. Уникальность работы указана на дату публикации, текущее значение может отличаться от указанного.