На бирже курсовых и дипломных проектов можно найти образцы готовых работ или получить помощь в написании уникальных курсовых работ, дипломов, лабораторных работ, контрольных работ, диссертаций, рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.

ЛИЧНЫЙ КАБИНЕТ 

 

Здравствуйте гость!

 

Логин:

Пароль:

 

Запомнить

 

 

Забыли пароль? Регистрация

Повышение уникальности

Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение уникальности любого файла в формате MS Word. После такого повышения уникальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, etxt.ru или advego.ru. Программа «StudentHelp» работает по уникальной технологии и при повышении уникальности не вставляет в текст скрытых символов, и даже если препод скопирует текст в блокнот – не увидит ни каких отличий от текста в Word файле.

Результат поиска


Наименование:


курсовая работа Разработка аппаратно-программных модулей системной шины Isa

Информация:

Тип работы: курсовая работа. Добавлен: 05.07.2012. Сдан: 2010. Страниц: 16. Уникальность по antiplagiat.ru: < 30%

Описание (план):


Содержание 
 

 


Государственное образовательное учреждение высшего
профессионального образования
ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ФАКУЛЬТЕТ АВТОМАТИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
КАФЕДРА АВТОМАТИКИ И ТЕЛЕМЕХАНИКИ 

ЗАДАНИЕ НА КУРСОВОЙ ПРОЕКТ
по дисциплине «Архитектура ЭВМ»
ТЕМА: Разработка аппаратно-программных модулей системной шины Isa 

Студент   группы (шифр)  
    Исходные данные к проекту: Вариант №   15
?Выполнить тематический  обзор по материалам научно-технической литературы.
?Спроектировать аппаратный модуль на базе СБИС для системной шины ISA.Программируемый генератор цифровых сигналов
?Разработать программные процедуры инициализации, управления и контроля аппаратным модулем.
    Пояснительная записка:
    Введение 2
    1 Анализ темы курсовой работы 4
    1.1 Анализ существующих устройств и особенностей их проектирования 4
    1.2 Системная шина ISA 8
    1.2.1 Характеристики системной шины 9
    1.2.2 Особенности проектирования модулей системной      шины 18
    1.3 Этапы проектирования модуля 21
    1.4 Выводы к главе 1 21
    2 Разработка схемы модуля 21
    2.1 Общие сведения 22
    2.2 Разработка обобщённой схемы модуля 23
    2.3 Выбор СБИС и описание её структуры 23
    2.4 Выбор адресного пространства портов ввода/вывода 27
    2.5 Разработка элементов интерфейсной части модуля 27
    2.6 Выбор элементной базы и разработка принципиальной схемы 28
    2.7 Выводы к главе 2 28
    3 Разработка программных модулей 29
    3.1 Разработка программного модуля инициализации 29
    3.2 Выводы к главе 3 30
    Заключение 32
    Приложение А (справочное) Библиографический список 32
    Приложение Б (Обязательное) Список сокращений 34
    Приложение В (Обязательное) Листинг программного модуля инициализации 35
    График выполнения курсовой работы:
1 Теоретическая  часть 25% к _______  3 Программная часть 25% к _______
2 Расчетная часть         25% к _______  4 Графическая часть 25% к _______
Руководитель  работы   _____________/_____________________/ 17.02.2010г.
                           (подпись)        (Ф.И.О. преподавателя)
Задание принял  _____________/_____________________/ 17.02.2010 г.
                           (подпись)        (Ф.И.О.  студента)

Введение

     В последнее время широкое распространение  получили дискретные системы управления и дискретные системы передачи информации. В основу работ таких систем положена дискретная (цифровая) обработка информации и дискретные (цифровые) сигналы, которые описываются последовательностями отсчетных значений в дискретном множестве точек.
     Цифровые  сигналы обладают рядом преимуществ  по сравнению с аналоговыми. В отличие от аналоговых, цифровые сигналы передаются не как волны, а в двоичном виде, или в виде битов. Наличие напряжения обозначается как единица, а отсутствие — как нуль. Такое свойство цифрового формата, в котором предусматриваются только два состояния — сигнал есть и сигнала нет, — позволяет получать и воспроизводить звуки в их первозданной чистоте. С цифровыми сигналами это может быть проделано с высокой степенью надежности. Гораздо труднее точно воспроизвести волну, способную принимать самые разные формы, в отличие от бита, который может иметь только два значения — включено и выключено.
     Как аналоговым, так и цифровым сигналам присуща нестабильность при передаче. Оба сигнала с увеличением  дальности распространения ослабевают, затухают и подвергаются воздействию помех. Однако цифровые сигналы поддаются коррекции и восстановлению лучше, чем аналоговые. Когда цифровой сигнал, подвергающийся воздействию помехи, начинает затухать, предназначенное для его усиления устройство на линии связи, «зная», что каждый бит информации — это либо единица, либо нуль, без искажений восстанавливает сигнал. Помеха отбрасывается, а не регенерируется и усиливается, как в случае с аналоговым сигналом.
     Помимо  чистоты передачи аудиосигналов, цифровые сигналы обеспечивают пересылку  данных с меньшим числом ошибок. В аналоговых линиях, где происходит усиление и сигнала помехи, принимающие устройства могут интерпретировать этот сигнал как бит информации. Те, кто используют модемы для обмена данными, часто получают испорченную информацию. В цифровой связи сигнал помехи отбрасывается и поэтому искажения и ошибки при передаче данных наблюдаются реже.
     Данный  курсовой проект посвящен разработке одного из таких модулей – программируемого генератора цифровых сигналов, то есть генератора прямоугольных импульсов. Требуемая максимальная выходная частота согласно заданию – 2МГц, количество выходов – 1.
     Процесс проектирования разбит на ряд этапов. В главе 1 производится анализ темы курсовой работы, рассматриваются существующие аналоги проекируемого модуля и особенности их проектирования, приводится характеристика шины ISA. В главе 2 рассматриваются особенности проектирования модуля, выбор СБИС, адресного пространства, разрабатывается принципиальная схема. В главе 3 описывается разработка программного модуля инициализации устройства. 
 
 

 


1 Анализ темы курсовой работы

      1.1 Анализ существующих устройств и особенностей их проектирования

     Цифровой  сигнал – это сигнал, который  может принимать только одно из двух установленных состояний. В большинстве схем принято, что появление на выходе электрической цепи напряжения в пределах от 2,4В до 5В соответствует появлению единичного сигнала (высокий уровень цифрового сигнала), если же напряжения не превышает 0,5В, то сигнал принимают равным 0 (низкий уровень цифрового сигнала).
     Необходимо  разработать программируемый генератор  цифровых сигналов с 1 выходом, то есть фактически генератор прямоугольных  импульсов.
     Максимальная  частота выходного сигнала – 2МГц. Под программируемостью будем  пониамать возможность задания  параметров сигнала. Полностью задают форму прямоугольного импульса два параметра: частота и скважность. Графически вышеперечисленные величины представлены на рис. 1.1.

Рис. 1.1 – Цифровой сигнал, его характеристики
     

     Такой генератор может применяться:
    В контрольно-измерительной системе на базе персонального компьютера.
    Для формирования тактовых сигналов.
    В составе промышленных установок, в которых требуется формирование различных сигналов.
    Для работы в составе автоматизированных комплексов поиска подслушивающих устройств (генраторы RS/N и RS/N232).
    Генератор RV131.03 предназначен для генерации временного интервала и импульсной серии с равной программируемой длительностью, а также для генерации логических сигналов, отмечающих начало и окончание установленной длительности временного интервала и для преобразования в цифровую форму исследуемых процессов.
    Генерация цифровых телевизионных испытательных сигналов Г-420, TG 2000, DTG-35, Г-230, Г6-35.
     Генератор можно разрабатывать как модуль, имеющий в своём составе буферное ОЗУ, куда записываются коды выборок генерируемого сигнала, задающие, в частности, его частоту и скважность. Затем даётся старт генератора. Существуют также генераторы с двумя режимами запуска:
    режим разового запуска (остановка генерации после одного периода сигнала);
 


    режим автоматического  запуска (непрерывная генерация  до её программной остановки.
     Рассмотрим, какие сигналы и данные должны поступать на вход системы. На вход поступают код частоты, код скважности, а также два управляющих бита: разрешение /запрет генерации и разовый/автоматический пуск. Модуль должен выдавать помимо самого цифрового сигнала также сигнал «генерация идёт», необходимый для контроля и индикации.
     Для задания частоты используются два подхода:
     1. Адреса буферного ОЗУ перебираютя  обычным двоичным счётчиком, а  для изменения частоты выходного  сигнала меняется частота, с  которой эти адреса перебираются. В данном случае всегда опрашиваются  все адреса ОЗУ, т.е. количество  выборок на период выходного сигнала не изменяется при изменении частоты, а значит не изменяется и точность воспроизведения формы сигнала. Недостатки такого подхода в том, что схема хорошо работает в низких частотах выходного сигнала и то, что частота сигнала помехи, возникающей из-за квантования уровней выходного сигнала , прямо пропорциональна частоте выходного сигнала, фильтрация такой помехи сложна и требует специальных перестраиваемых фильтров.
     2. Для перебора адресов буферного  ОЗУ используется не счётчик, а накапливающий сумматор (рис. 1.2, рис. 1.3), состоящий из двоичного сумматора и регистра, охваченных обратной связью. При этом с каждым следующим импульсом тактового генератора к выходному коду регистра прибавляется входной управляющий код и полученная сумма снова записывается в регистр. В результате в каждом такте приращение адреса ОЗУ будет определяться входным управляющим кодом накапливающего сумматора, изменяя который мы можем именять скорость прохождения всех адресов ОЗУ, и следовательно, частоту сигнала. Недостаток такого подхода в том, что форма сигнала воспроизводится с разной точностью на разных частотах. Достоинство такого подхода в том, что частота сигнала помехи будет постоянна и отфильтровать такую помеху проще.

Рис. 1.2 - Перебор адресов ОЗУ с помощью накапливающего сумматора 

     Существует  немало принципиально других способов построения разнообразных генераторов импульсов. Рассмотрим построение таких устройств на базе элементарных логических элементов.
     1) Генератор, представленный  на рисунке 1.4 (используются элементы 2И-НЕ с открытым коллектором), вырабатывает импульсы в широком диапазоне частот - от единиц герц до нескольких килогерц. Зависимость частоты f (кГц) от емкости
 

      конденсатора С1 (пФ) выражается приближенной формулой . Скважность импульсного напряжения практически равна 2. При снижении напряжения источника питания на 0,5 В частота генерируемых импульсов уменьшается на 20%.

Рис. 1.4 – Генератор импульсов на микросхеме К155ЛА8
2) Широкое  изменение частоты генерируемых  импульсов (около 50 тысяч раз)  обеспечивает нижеприведённое устройство (рис. 1.5). Минимальная частота импульсов здесь около 25 Гц. Длительность импульсов регулируют резистором R1. Частоту следования можно определить по формуле:
                 

Рис. 1.5 - Генератор импульсов с регулируемой длительностью
3) Длительность импульсов можно регулировать переменным резистором R2 (скважность изменяется от 1,5 до 3), а частоту - резистором R1 (см. рис. 1.6). Например, в генераторе с С1=0,1 мкф при исключении резистора R2 только резистором R1 частоту генерируемых импульсов можно изменять от 8 до 125 кГц. Для получения другого диапазона частот необходимо изменить емкость конденсатора С1.

Рис. 1.6 – Генератор импульсов с регулируемой длительностью
4) При реализации цифровых устройств различного назначения часто необходимо сформировать короткие импульсы по фронтам входного сигнала. В частности, такие импульсы используют для сброса счетчиков в качестве импульсов синхронизации при записи информации в регистры и т. д. При изменении напряжения Uвх от низкого уровня до высокого этот перепад без задержки поступает на вход 13 элемента DD1.4. В то же
 

время на входе 12 элемента DD1.4 напряжение высокого уровня сохраняется, в течение времени распространения сигнала через элементы DD1.1-DD1.3 (около 75 нc). В результате в течение этого времени на выходе устройства сохраняется напряжение низкого уровня. Затем на входе 12 устанавливается напряжение низкого уровня, а на выходе устройства - высокого. Таким образом, формируется короткий отрицательный импульс, фронт которого совпадает с фронтом входного напряжения. Чтобы такое устройство использовать для формирования отрицательного импульса по срезу входного сигнала, его надо дополнить еще одним инвертором. Схема и временные диаграммы работы такого устройства представлены на рис. 1.7.

Рис. 1.7 – Схема и временные диаграммы формирователя коротких отрицательных импульсов по положительному/отрицательному перепаду напряжения на его входе
     На  рисунке 1.8 изображены схема и временная диаграмма работы формирователя импульсов по фронту и срезу входного сигнала.

Рис. 1.8 Формирователь импульсов по фронту и срезу входного сигнала
5) Задача формирования цифрового сигнала заданной частоты и скважности может быть также решена с помощью одно вибраторов (рис. 1.9). В состав серии К155 входит также микросхема К155АГ3. Временные диаграммы её работы представлены на рис. 1.10. В одном корпусе в ней содержатся два одновибратора. Варианты поключения внешних времязадающих элементов и временная диаграмма работы одновибратора изображены на рисунках. Одновибратор также запускается либо отрицательным перепадом входного сигнала на входе А при высоком уровне на входах В и R, либо положительным перепадом напряжения на входе В при низком уровне на входе А и высоком уровне на входе R. Длительность импульса tи1 определяется постоянной времени времезадающей цепи, но может быть уменьшен за счет подачи на вход R напряжения низкого уровня при tи2<tи1.
 


Рис. 1.9 – Варианты формирователя импульсов с помощью одновибраторов


Рис. 1.10 – Временная диаграмма работы схемы К155АГ3
6) Генераторы цифровых сигналов можно также построить, используя специализированную БИС. Однако, большинство задач такого рода можно решить на стандартных элементах, не используя микроконтроллер [6,8].
 


         1.2 Системная шина ISA

         1.2.1 Характеристики системной шины

Особенности системной шины ISA
     ISA (от англ. Industry Standard Architecture, ISA bus, произносится  как ай-сэй) — 8-ми или 16-ти  разрядная шина ввода/вывода IBM PC-совместимых  компьютеров. Служит для подключения  плат расширения стандарта ISA. Конструктивно выполняется в виде 62-х или 98-контактного разъёма на материнской плате.
     С появлением материнских плат формата ATX шина ISA перестала широко использоваться в компьютерах, хотя встречаются ATX-платы  с AGP 4x, 6 PCI и одним (или двумя) портами ISA. Но пока её ещё можно встретить в старых AT-компьютерах, а также в промышленных компьютерах.
     ISA использовалась в первом компьютере IBM PC в 1981 году, а в 1984 году – в расширенном 16-разрядном варианте в компьютерах IBM PC/AT. В настоящее время шина ISA уступила своё место в персональных компьютерах шине PCI и её графическому расширению AGP. Более того, уже на смену AGP приходит достаточно перспективная шина PCI-Express. Однако в промышленных и встраиваемых высокопроизводительных компьютерах такая «древняя» шина ISA (наряду с EISA) является основной. Причины этому следующие:
    высокая надёжность, широкие возможности, совместимость; эта шина работает быстрее большинства подклбчаемых к ней периферийных устройств.
    наибольшее количество систем из-за невысокой цены;
    огромное разнообразие приложений;
    скорость передачи до 2 Мбит/c;
    хорошая помехоустойчивость;
    большое количество совместимого оборудования и программного обеспечения (благодаря ней компоненты различных фирм-изготовителей являются взаимозаменяемыми).
     Существует  два варианта шины ISA, различающиеся количеством разрядов данных: 8-разрядная версия (старая) и 16-разрядная (новая). Старая версия работала на тактовой частоте 4,77МГц в компьютерах классов PC и XT. Новая версия использовалась в компьютерах класса AT на тактовой частоте 6 и 8МГц. Позже было достигнуто соглашение о стандартной максимальной тактовой частоте 8,33МГц для обеих версий шин, что обеспечило их совместимость. В некоторых системах допускается использование шин при работе с большой частотой, но не все платы адаптеров выдерживают такую скорость. Для передачи данных по шине требуется от 2 до 8 тактов. Можно определить максимальную скорость передачи данных по шине ISA (она составляет 8Мбайт/с):
     
     Полоса  пропускания 8-разрядной шины в 2 раза меньше (4 Мбайт/с). Данные значения пропускной способности носят теоретический характер. На практике она оказывается примерно в 2 раза меньше, чем теоретическая, однако это не мешает шине ISA работать быстрее большинства подключаемых к ней периферийных устройств.
     Отличительные черты шины ISA:
     1. Характерное отличие ISA состоит в том, что тактовый сигнал не совпадает с тактовым сигналом процессора, поэтому и скорость обмена по ней непропорциональная тактовой частоте процессора.
 

     
     2. Шина ISA относится к демультиплексированным (т.е. имеюшим раздельные шины адреса и данных) 16-разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8- или 16-разрядными данными.
     3. На магистрали организован раздельный доступ к памяти компьютера и к устройствам ввода/вывода (для этого имеются специальные сигналы).
     4. Максимальный объём адресуемой памяти составляет 17 Мбайт (24 адресные линий).
     5. Максимальное адресное пространство  для устройств ввода/вывода –  64 Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1 Кбайт).
     6. Магистраль подерживает регенерацию  динамической памяти, радиальные  прерывания и прямой доступ  к памяти.
     7. Допускается захват магистрали  внешними устройствами.
     8. Положительная логика на шинах  адреса и данных, т.е. единице  соответствует высокий уровень  напряжения, а нулю – низкий. 4 напряженияя питания: +5В, -5В, +12В и  -12В.
     9. Диапазон доступных адресов памяти  ограничен областью UMA (Unified Memory Architecture - унифицированная архитектура памяти. Диапазон адресов ввода-вывода сверху ограничен количеством используемых для дешифрации бит адреса, нижняя граница ограничена областью адресов 0-FFh, зарезервированных под устройства систнемной платы. В PC была принята 10-битная адресация ввода-вывода, при которой линии адреса A[15:10] устройствами игнорировались. Таким образом, диапазон адресов устройств шины ISA ограничивается областью 100h-3FFh, то есть всего 758 адресов 8-битных регистров. На некоторые области этих адресов претендуют и системные устройства. Впоследствии стали применять и 12-битную адресацию (диапазон 100h-FFFh), но при ее использовании всегда необходимо учитывать возможность присутствия на шине и старых 10-битных адаптеров, которые “отзовутся” на адрес с подходящими ему битами A[9:0] во всей допустимой области четыре раза. В распоряжении абонентов шины ISA-8 может быть до 6 линий запросов прерываний IRQ (Interrupt Request), для ISA-16 их число достигает 11. Абоненты шины могут использовать до трех 8-битных каналов ПДП, а на 16-битной шине могут быть доступными еще три 16-битных канала.
     Наиболее  распространённое конструктивное исполнение магистрали – разъёмы (слоты), установленные  на материнской плате компьютера, все одноимённые контакты которых соединены между собой, т.е. все разъёмы абсолютно равноправны. Особенностью конструктивного решения магистрали является то, что платы расширения (дочерние платы), подключаемые к её разъёмам, могут иметь самые различные размеры (длина платы ограничена снизу размером разъёма, а сверху – длиной корпуса компьютера).
     8-разрядная  шина ISA
     Эта шина использовалась в первом IBM PC, в  новых системах она практически не применяется. В разъём вставляется плата адаптера с 62 позолоченными печатными контактами. На разъём выделено 8 линий данных и 20 линий адреса, что позволяет адресовать до 1 Мб памяти. Плата адаптера для 8-разрядной шины ISA имеет следующие размеры: высота – 4,2? (106,68 мм), длина – 13,13? (333,3 мм), толщина – 0,5? (12,7 мм). Назначение контактов и разъём 8-разрядной шины ISA приведены на рис. 1.11.
 

     

Рис. 1.11 - Назначение контактов и разъём 8-разрядной шины ISA
     На  контакт B8 должен подаваться сигнал выбора платы –CARD SLCTD. Дело в том, что в компьютерах класса XT и портативных компьютерах класса PC в 8 слот (ближайший к истоичнику питания) можно было вставлять далеко не все платы. Например, туда можно было вставить плату клавиатуры/таймера от модели 3270 PC. К данным платам для этого слота устанавливаются другие требования по синхронизации , обеспечиваемые специальным синхронизирущим сигналом.
16-разрядная  шина ISA
     Появилась в компьютерах PC/AT со сдвоенными разъёмами  расширения. 8-разрядную плату можно  вставлять в основную часть 16-разрядного разъёма. Появилось 2 особенности, благодаря которым вставить плату в разъём наоборот невозможно:
     ключ  – вырез в плате адаптера, который  при её установке совпадает или  не совпадает с выступом на разъёме.
     разная  длина двух частей разъёма шины.
     Дополнительные  контакты, появляющиеся в связи с увеличением разрядности шины, подведены к 36 контактам второй части разъёма. Один или два контакта в основной части имеют другое назначение.
     В некоторых старых адаптерах часть  нижней кромки, свободной от печатных контактов, выступает вниз и используется для установки элементов или разводки
 

      проводников. После установки такого адаптера в разъём эта кромка практически  касается поверхности системной  платы. Если на этом участке системной  платы находится продолжение  разъёма шины, то вставить адаптер  невозможно. Для таких плат имеется  два разъёма без 16-разрядного расширения.
     Обычная плата адаптера класса AT имеет следующие  размеры: высота – 4,8? (121,92 мм), длина  – 13,13? (333,3 мм), толщина – 0,5? (12,7 мм). Назначение контактов и разъём 16-разрядной шины ISA приведены на рис. 1.12.
     

Рис. 1.12 - Выводы контактов 16-разрядной шины ISA
 

Состав  и назначение линий  шины ISA
     Все линии шины ISA можно разбить на шесть групп:
    линии обмена данными;
    адресные линии;
    линии управления;
    линии прямого доступа к памяти;
    линии обслуживания прерываний;
    линии питания и вспомогательные линии.
     Обозначение и назначение линий следующее.
     1) AEN - Address Enable (Разрешение адреса) - используется  в режиме ПДП для сообщения  всем платам расширения, что производится  цикл ПДП. Устанавливается и  снимается параллельно с адресом.
     2) BALE - Address Latch Enable Buffered (Строб буферизации адреса). Сигнал стробирования адресных разрядов. Установка высокого уровня говорит о начале цикла шины и начале выдачи на адресные линии действительного (но еще не установившегося) адреса. Падающий фронт сигнала указывает, что адрес установлен, и используется для запоминания (“защелкивания”) состояния линий SAOO...SA19 и LA17...LA23 в модулях памяти. Тип выходного каскада ТТЛ.
     3) I/O CH RDY (I/O Channel Ready - готовность канала ввода вывода). Этот сигнал, обычно высокий, переводится в низкое состояние памятью или внешним устройством для продления цикла обращения. Любое медленное устройство, используя этот сигнал, должно держать его в низком состоянии до тех пор, пока оно не проведет операцию распознавания адреса и не выполнит команду чтения или записи. Цикл обмена в ответ на снятие сигнала продлевается на целое число тактов сигнала SYSCLK. Линия не должна находиться в низком уровне более чем 15 мкс и должна управляться устройством с открытым коллектором.
     4) -DACК0...-DACK7. (DMA request ACKnowledge - Подтверждение запроса ПДП). Сигнал подтверждения предоставления прямого доступа. Сигнал генерируется контроллером прямого доступа к  памяти. Тип выходного каскада ТТЛ.
     5) DRQ0...DRQ7. (DMA ReQuest - Запрос ПДП). Сигналы запросов прямого доступа к памяти. Сигнал генерируется устройством ввода-вывода. Запрос воспринимается контроллером ПДП и при одиночных обменах сбрасывается с приходом соответствующего сигнала DACKi.
     6) -I/O CH CK. (I/O Channel Check - Ошибка ввода-вывода). Сигнал вырабатывается любым исполнителем - устройством ввода-вывода или памятью для информирования задатчика об ошибке, например об ошибке по паритету в модуле памяти. Тип выходного каскада - открытый коллектор.
     7) -I/O CS16. (I/O Cycle Select 16 - Выбор 16-битового цикла обмена для устройства ввода-вывода). Сигнал генерируется устройством ввода-вывода для сообщения задатчику о том, что оно может работать с 16 разрядными данными. Тип выходного каскада - открытый коллектор.
     8) -IOR. (I/О Read - Чтение из устройства ввода-вывода). Стробирующий сигнал чтения данных из устройства ввода вывода. Тип выходного каскада  - три состояния.
     9) -IOW. (I/O Write - Запись в устройство ввода-вывода). Стробирующий сигнал, служащий для определения момента времени, когда можно начинать записывать данные, выставляемые задатчиком.
     10) IRQ3...IRQ7, IRQ9...IRQ12, IRQ14, IRQ15. (Interrupt ReQuest -          Запрос прерывания). Сигнал генерируется устройством запрашивающим шину для обмена. Запросы на прерывание поступают на вход контроллера прерываний, размещающегося на системной плате. Если соответствующий уровень не заблокирован, то нарастающий фронт IRQi вызывает прерывание работы процессора и переход на программу обслуживания соответствующего запроса. Высокий уровень IRQi должен поддерживаться до прихода в контроллер прерываний сигнала подтверждения прерывания от центрального процессора.
 

      11) LA17..LA23. (Latchable Address  - Адрес, требующий запоминания в исполнителе). Сигнал может генерироваться ЦП, контроллером ПДП, задатчиком на плате расширения. Сигналы используются для адресации быстродействующих модулей памяти на шине, обеспечивая расширение адресного пространства до 16 Мбайт. В отличие от сигналов  SA0...SA19, установившиеся значения которых гарантируются в течении всего цикла шины, сигналы LA17...LA23 обеспечиваются задающим устройством только при высоком уровне сигнала BALE.
     12) -MASTER. (Master - Задатчик). Сигнал формируется задатчиком на плате расширения. Низким уровнем сигнала одна из плат расширения сообщает, что управляет шиной - является задатчиком.
     13) -MEM CS16. (MEMory 16-bit Chip Selekt - 16-разрядная память). Низким уровнем сигнала модуль памяти, к которому идет обращение, сообщает задатчику, о том, что может поддерживать в текущем цикле обмена16-разрядные передачи с одним состоянием ожидания.
     14) -MEMR,SMEMR. (MEMory Read, System MEMory Ready - Чтение из памяти). Сигналы могут формироваться ЦП или задатчиком на плате расширения. Сигналы используются для запроса чтения данных из памяти. Обращение к адресу в зоне до 1 Мбайта идет при активных (низких) SMEMR и MEMR сигналах, выше 1 Мбайта - при неактивном (высоком) SMEMR и активном (низком) MEMR сигналах.
     15) -MEMW, SMEMW. (MEMory Write, System MEMory Write - Запись в память). Сигнал формируется ЦП или задатчиком на плате расширения. Низкий уровень сигнала записи в память указывает на начало цикла записи. Обращение к адресу в зоне до 1 Мбайта идет при активных (низких)-SMEMW и -MEMW, выше 1 Мбайта - при неактивном (высоком) -SMEMW и активном (низком) -MEMW.
     16) OSC. (OSCillator - Генератор тактовых импульсов). Сигнал формируется центральным процессорным устройством. Сигнал с частотой 14,31818 МГц и скважностью 50%. В общем случае не синхронизирован с тактовой частотой процессора.
     17) -OWS. (0 Wait States  - 0 тактов ожидания). Сигнал выставляется исполнителем для информирования задатчика о необходимости проведения цикла обмена без вставки такта ожидания, если длительность стандартного цикла велика для него. Вырабатывается после перехода сигнала BALE в низкий уровень. Должен быть синхронизирован с сигналом SYSCLK. Тип  выходного каскада - открытый коллектор.
     18) -REFRESH. (REFRESH - Регенерация). Сигнал формируется контроллером регенерации для информирования всех устройств, подключенных к магистрали, о выполнении регенерации динамического ОЗУ компьютера (каждые 15 мкс).
     19) RESET. (Reset - Сброс). Сигнал сброса, высокий (активный) уровень которого переводит все устройства в исходное сосотояние. Сигнал формируется центральным процессором при включении или сбое питания, а также при нажатии на кнопку RESET.
     20) SA0...SA19. (System Address - Системная шина адреса). Сигналы формируется ЦП, контроллером ПДП или модулем памяти. Служат для адресации устройств ввода-вывода и памяти. Их называют так же фиксируемыми адресными разрядами, поскольку они действительны в течении всего цикла обмена. Они используются для передачи 20 младших разрядов адресов памяти (всего адрес содержит 24 разряда).
     21) -SBHE. (System Bus High Enable - Разрешение передачи по шине старшего байта). Сигнал  определяет тип цикла передачи данных - 8 или 16 разрядный. Вырабатывается параллельно с сигналами SA0...SA19. Сигнал формируется ЦП или модулем памяти. Низкий уровень сигнала говорит о передаче старшего байта данных по линиям SD8...SD15. Вместе с сигналом SАО дает возможность определения типа цикла шины.
 

     
Таблица 1.1 – Определение типа цикла передачи данных по шине
 SBHE SAO Тип цикла шины
0 0 16 - разрядная  передача
0 1 Передача старшего байта
1 0 Передача младшего байта
1 1 Не используется
     22) SD0...SD7. (System Data - Системная шина данных, младший байт). Сигнал формируется ЦП, модулем памяти, задатчиком на плате расширения, модулем устройства ввода-вывода. Линии передачи по шине младшего байта данных. 8-разрядные устройства должны использовать только эти линии для передачи данных. Если программное обеспечение поддерживает 16 или 32 разрядные передачи по 8-разрядной шине данных, то системная плата вырабатывает два или четыре последовательных цикла передачи по этим линиям.
     23) SD8...SD15. System Data (Системная шина данных, старший байт). Сигнал формируется ЦП, модулем памяти, задатчиком на плате расширения, модулем устройства ввода-вывода. Старший байт системной шины данных используется для передачи данных 16-разрядными устройствами.
     24) SYSCLK (System Clock, Bus Clock - шинный тактовый сигнал). Сигнал системного тактового генератора со скважностью 2 (меандр). В большинстве компьютеров сигнал не синхронизирован частотой  ЦП, и его частота равна 8 Мгц. Тип выходного каскада - три состояния.
     25) TC. (Terminal Count - Счет завершен). Сигнал формируется контроллером ПДП и используется при завершении блочных передач. Сигнал сообщает о выполнении последнего цикла при передаче массива данных по каналу ПДП.
     Проанализировав вышеперечисленные сигналы, можно сделать вывод о том, какие операции обмена в системной шине ISA выполняются с устройствами
     ввода-вывода. В режиме программного обмена и обмена с помощью прямого доступа к памяти на магистрали ISA выполняются четыре типа операций (циклов):
     1 - операция записи в память;
     2 - операция чтения из памяти;
     3 - операция записи в устройство  ввода вывода;
     4 - операция чтения из устройства ввода вывода.
Электрические характеристики шины ISA
     Стандарт  шины ISA определяет требования к входным и выходным токам приемников и источников сигнала каждой из плат расширения. Выходные каскады системных передатчиков сигналов УВВ должны выдавать ток низкого уровня не меньше 24 мА (это относится ко всем типам выходных каскадов), а ток высокого уровня—не меньше 3 мА (для выходов с тремя состояниями и ТТЛ).
     Входные каскады системных приемников сигналов должны потреблять входной ток низкого  уровня не больше 0,8 мА, а входной ток высокого уровня — не больше 0,04 мА.
     Кроме этого необходимо учитывать, что  максимальная длина печатного проводника от контакта магистрального разъема до вывода микросхемы не должна превышать 65 миллиметров, а максимальная емкость относительно земли по каждому контакту магистрального разъема не должна быть больше 20 пФ.
     К некоторым линиям магистрали подключены нагрузочные резисторы, идущие на шину питания +5 В. К линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/O CH СК подключены резисторы 4,7 кОм, к линиям -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 Ом, а к линии I/O CH RDY — 1 кОм. Кроме того, к некоторым линиям магистрали подключены последовательные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW и OSC - резисторы номиналом 22 Ом, а к линии SYSCLK — 27 Ом. [3, 2] 

Таблица 1.1 - Описание сигналов шин ISA
Обозначение Назначение Направле-ние Тип источника
SA<19...0> Адресные сигналы I ТРИ
LA<23...17> Адресные сигналы I ТРИ
-SBHE Разрешение  старшего байта по линиям SD<15...8> I ТРИ
BALE Строб для записи адреса по линиям LA I ТТЛ
AEN Разрешение  адреса. Сообщает устройствам о выполнении на шине циклов ПДП I ТТЛ
SD<15...0> Шина данных I/O ТРИ
-MEMR (-SMEMR)
Чтение памяти (чтение памяти в пределах первого  мегабайта адресного пространства) I ТРИ
-MEMW (-SMEMW)
Запись в  память (запись в память в пределах первого мегабайта адресного  пространства) I ТРИ
-IOR Чтение УВВ I ТРИ
-IOW Запись в УВВ I ТРИ
-MEM CS16 Выбор цикла  для памяти, указывает о том, что  память 16-ти разрядная О ОК
-I/O CS16 Выбор цикла  для УВВ, указывает о том, что  УВВ 16-ти разрядное  О ОК
-I/O CH RDY Готовность  канала ввода/вывода. Предназначен для  удлинения циклов доступа О ОК
-0WS 0 тактов ожидания О ОК
-REFRESH Регенерация памяти I ОК
-MASTER Ведущий. Предназначен для захвата шины внешней платой I/O ОК
-I/O CH CK Проверка канала ввода/вывода. Сообщение о фатальной ошибке О ОК
RESET DRV Сброс устройств I ТТЛ
SYSCLK Системная частота I ТРИ
OSC Частота, равная 14.3818 МГц I ТТЛ
IRQ<15,14,12, 11,10,9,7...3>
Запрос на прерывание О ТТЛ
DRQ<7...5,3...0> Запрос на ПДП O ТТЛ
-DASK<7...5, 3...0> Подтверждение ПДП I ТТЛ
TC Окончание счета  ПДП I ТТЛ
 
 


Примечание:
В таблице  используются следующие обозначения:
      знак  “-” (минус) перед обозначением сигнала означает, что активный уровень этого сигнала – логический ноль;
      I – сигнал является входным  для внешних плат;
      О – сигнал является выходным для  внешних плат;
      I/O – сигнал является как входным,  так и выходным для внешних  плат;
      ТРИ – выход микросхемы с тремя допустимыми состояниями на выходе;
      ТТЛ – выход микросхемы транзисторно-транзисторной  логики;
      ОК  – открытый коллекторный выход.
      В таблице 1.2 приведены электрические  характеристики источников сигналов шины ISA.
Таблица 1.2 - Электрические характеристики источников сигналов шины ISA
  ТТЛ ТРИ ОК
передатчик Приемник передатчик приемник ТРИ Передатчик
I1l I1h
- -
-0.8 0.04
- -
-0.8 0.04
-0.4 0.04
-0.4 0.02
Iol Ioh
24 -3
- -3
24 -3
0.4 -0.04
0.4 -0.04
24
Примечания:
    все токи в таблице указаны в миллиамперах. Знак “-” перед значением тока означает, что ток вытекает из внешней платы в слот шины;
    линия с открытым коллекторным выходом может быть подключена к ТТЛ входу;
    по линии с открытым коллекторным выходом ток Ioh (ток утечки) не должен превышать для каждого слота 0.4 миллиампера.[3]
 

     

         1.2.2 Особенности проектирования модулей системной      шины

     При разработке модуля необходимо в первую очередь сформулировать требования, предъявляемые к нему, проанализировать функции, которые компьютер должен выполнять с помощью данного модуля.
     При проектировании необходимо информационную, электрическую и конструктивную совместимость. Конструктивная совместимость  сводится к точному соблюдению всех размеров платы,  разъёмов и крепёжных  элементов. Информационная совместимость предполагает точное выполнение протоколов обмена и правильное использование сигналов магистрали (основные сигналы шины ISA см. выше). Электрическая совместимость подразумевает согласование уровней входных, выходных и питающих напряжений и токов.
     При проектировании узлов УВВ, входящих в интерфейсную часть УВВ, необходимо учитывать временные диаграммы  системной шины ISA (рисунок 1.9). Наиболее важными при проектировании УВВ  являются следующие временные интервалы:
    задержка между выставлением адреса и передним фронтом строба обмена (не менее 91 нс) — определяет время распознавания своего адреса проектируемым УВВ;
    длительность строба обмена (не менее 176 нс);
    задержка между передним фронтом сигнала -IOR и выставлением УС читаемых данных (не более 110 нс) — определяет требования к быстродействию буфера данных УВВ;
    задержка между задним фронтом сигнала -IOW и снятием записываемых данных (не менее 30 нс) — определяет требования к быстродействию принимающих данные узлов УВВ.
     Обобщенная  структурная схема интерфейсной части УВВ, включает в себя все следующие узлы (рисунок 1.13):
      входные буфера (не обязательны);
      двунаправленный буфер данных (в общем случае должен быть разделен на два для каждого байта);
      и т.д.................


Перейти к полному тексту работы


Скачать работу с онлайн повышением уникальности до 90% по antiplagiat.ru, etxt.ru или advego.ru


Смотреть полный текст работы бесплатно


Смотреть похожие работы


* Примечание. Уникальность работы указана на дату публикации, текущее значение может отличаться от указанного.