На бирже курсовых и дипломных проектов можно найти образцы готовых работ или получить помощь в написании уникальных курсовых работ, дипломов, лабораторных работ, контрольных работ, диссертаций, рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.

ЛИЧНЫЙ КАБИНЕТ 

 

Здравствуйте гость!

 

Логин:

Пароль:

 

Запомнить

 

 

Забыли пароль? Регистрация

Повышение уникальности

Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение уникальности любого файла в формате MS Word. После такого повышения уникальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, etxt.ru или advego.ru. Программа «StudentHelp» работает по уникальной технологии и при повышении уникальности не вставляет в текст скрытых символов, и даже если препод скопирует текст в блокнот – не увидит ни каких отличий от текста в Word файле.

Результат поиска


Наименование:


контрольная работа Микроконтроллеры на тему: «MCS-96»

Информация:

Тип работы: контрольная работа. Добавлен: 24.08.2012. Сдан: 2011. Страниц: 20. Уникальность по antiplagiat.ru: < 30%

Описание (план):


Федеральное агентство по образованию  Российской федерации
Государственное образовательное учреждение
высшего профессионального образования
Российский государственный университет сервиса и туризма
Волгоградский филиал 
 
 
 
 
 
 
 
 
 
 

Семестровая работа

по  дисциплине «Микроконтроллеры»

на тему: «MCS-96» 
 
 
 
 
 
 
 
 
 
 
 

                                                                                   Выполнил:
студент группы К-71
                                                                                    Адеева Дарья                                                             
                                                                                           Принял: Харькин
                                                                                   О. С. 

   

Волгоград 2009
Содержание 
 
 
 

    Введение…………………………………………………………………….3
    Структура микроконтроллеров семейства MCS-96…………………….. 4
    Порты ввода/вывода информации…………………………………….......9
    Таймер/счетчик MCS-96………………………………………………….14
    Организация прерываний, модули прерываний………………………...18
    Общие сведения о системе команд……………………………………....21
     7. Доступ к внешней памяти…………………………………………………26
     8. Заключение…………………………………………………………………29
     9. Список литературы ………………………………………………………..30 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

1. Введение 

     В последнее время на российском рынке  цифровых интегральных схем можно найти  практически любые микроконтроллеры. Мы остановимся на шестнадцатиразрядных микроконтроллерах семейства MCS-96 фирмы Intel. МК этого семейства предназначены для использования в управляющих и контрольноизмерительных системах и приборах различного назначения в качестве встраиваемых микропроцессорных устройств.
     Основными достоинствами МК семейства MCS-96, отличающими  их от микроконтроллеров других семейств, являются:
     - расширенная разрядная сетка,  позволяющая выполнять операции  с данными, представленными в  форматах "байт" и "слово", а некоторые операции - в формате  "двойное слово";
     - улучшенная система операций, содержащая  операции умножения и деления  для чисел со знаком и без знака при разных форматах представления данных, операции сдвига на заданное число разрядов, операции групповой пересылки и др.;
     - совершенная система команд, имеющая  в своем составе двухадресные  и трехадресные команды арифметических  и логических операций с различными способами адресации, что позволяет создавать компактные и быстродействующие программы;
     - многообразие расположенных на  кристалле периферийных устройств,  выполняющих функции ввода и  вывода данных, событий и аналоговых  сигналов, обслуживания запросов прерывания без прерывания текущей программы, контроля правильности функционирования МК, что позволяет разрабатывать малогабаритные и надежные устройства с минимальным числом дополнительных микросхем;
     - наличие большого числа программных и программно-аппаратных средств поддержки разработки аппаратуры на базе МК семейства MCS-96 и в том числе программно-аппаратного комплекса Project BUILDER, предназначенного для первоначального освоения МК этого семейства.
     Таким образом, микроконтроллеры семейства MCS-96 - это достаточно сложные многофункциональные устройства, изучение которых поможет быстрее освоить МК других фирм. Ведь при проектировании конкретной микропроцессорной системы нужно выбирать оптимально подходящий МК, критерии выбора которого приведены ниже. 
 
 
 
 
 
 
 

2. Структура микроконтроллеров семейства MCS-96 

Все микроконтроллеры семейства MCS-96 имеют единую базовую  структуру, включающую (см. рис. 1.1):
- центральное  процессорное устройство (Central Processor Unit, CPU);
- внутреннюю память (Internal Memory, IM);
- набор периферийных устройств (Peripherals);
- контроллер памяти (Memory Controller, MC). 
 

       

     Рисунок  1.1 Структура МК семейства MCS-96 

     К микроконтроллеру может быть подключена внешняя память (External Memory).
     В состав процессора входят арифметико-логическое устройство (Arithmetic-Logic Unit, ALU) и регистровое  оперативное запоминающее устройство (Register RAM - RRAM).
     В ALU по командам программы выполняются  арифметические и логические операции. В систему команд кроме арифметических и логических операций входят команды пересылочных операций и команды операций управления. Общее число команд у МК разных типов может быть равным 100, 106, 112 или 120.  

     Отличительной особенностью ALU микроконтроллеров  семейства MCS-96 является отсутствие регистра-аккумулятора. В качестве источника первого операнда и приемника результата может использоваться любой регистр в RRAM, при этом операнд и результат могут иметь разные адреса. В состав ALU входят регистры временного хранения данных, главный счетчик команд (Master Program Counter), регистр команд (Instruction Register) и другие схемы, обеспечивающие выполнение операций и ход программы.
     Регистровое оперативное запоминающее устройство используется для хранения данных. В состав RRAM входит массив восьмиразрядных регистров. Число регистров в RRAM у МК разных типов может быть равным 232, 360, 488 или 1000. ALU может обращаться к регистрам RRAM непосредственно или через контроллер памяти.
     Внутренняя  память микроконтроллера содержит внутреннее постоянное запоминающее устройство (Internal ROM - IROM) и внутреннее оперативное запоминающее устройство (IRAM).
     IROM используется для хранения команд  программы, констант и специальных  данных. Выпускаются МК, у которых  IROM отсутствует. В этом случае функции IROM выполняет запоминающее устройство, входящее в состав внешней памяти. Обращение к ячейкам памяти в IROM выполняется только через контроллер памяти.
     IRAM используется для хранения данных  и команд программы. У некоторых  МК IRAM отсутствует. Обращение к ячейкам памяти в IRAM выполняется только через контроллер памяти.
     Контроллер  памяти управляет процессом обращения  к IROM, IRAM и к внешней памяти, а  в некоторых случаях - к RRAM. В контроллере  памяти расположены вспомогательный  счетчик команд (Slave Program Counter), стек типа FIFO, имеющий четыре восьмиразрядные ячейки, и другое оборудование, управляющее процессом обращения к памяти. Вспомогательный счетчик команд обеспечивает опережающую выборку кодов команд с их запоминанием в стеке FIFO.
     Подключение внешней памяти позволяет расширить  объем памяти МК. При отсутствии IROM использование внешней памяти обязательно. Общее число адресов, по которым производится обращение  к внутренним регистрам и ячейкам  во внутренней и внешней памяти, составляет 64 Кбайта, а у некоторых типов МК может быть увеличено до 1 Мбайта.
     Периферийные  устройства (ПУ) используются для приема и выдачи данных, событий и аналоговых сигналов, для обслуживания запросов прерываний и контроля правильности работы МК. Микроконтроллеры разных подсемейств имеют разный состав периферийных устройств. В таблице 1.1 перечислены все периферийные устройства, которые используются в МК семейства MCS-96, при этом ПУ объединены в пять функциональных групп. 
 
 

     Таблица 1.1
       

     МК  семейства MCS-96 являются синхронными цифровыми устройствами. В состав микроконтроллера входит генератор тактовых импульсов. Частота следования так товых импульсов определяется резонансной частотой внешнего кварцевого резонатора Fosc. Частота Fosc является обобщенной характеристикой быстродействия МК. У микроконтроллеров разных типов максимальное значение частоты может быть равным 10, 12, 16 или 20 МГц. 

     2.1 Состав семейства 

     В семейство MCS-96 входят микроконтроллеры, имеющие разные структурные характеристики (состав внутренних запоминающих устройств и периферийных устройств) и разные количественные характеристики (емкость запоминающих устройств, максимальная частота кварцевого резонатора и др.). МК изготавливаются по двум разным технологиям - высококачественной НМДП технологии (HMOS) и комбинированной КМДП технологии (CHMOS).
     Микроконтроллеры, изготавливаемые по одной технологии и имеющие одинаковые или близкие  структурные характеристики, но различающиеся  количественными характеристиками, объединяются в подсемейство МК. В семействе MCS-96 могут быть выделены шесть подсемейств, которые обозначаются двумя буквами латинского алфавита: BH, KB, KC, KR, NT и MC. Микроконтроллеры подсемейства BH изготавливаются по HMOS технологии, МК остальных семейств - по CHMOS технологии.
     Подсемейства делятся на типы. К одному типу принадлежат МК данного подсемейства, имеющие одинаковые количественные характеристики. Микроконтроллеры, различающиеся только наличием или отсутствием IROM, относятся к одному типу. В этом случае при наличии IROM это запоминающее устройство может быть масочным (MROM), или программируемым пользователем однократно (OTPROM), или многократно со стиранием ранее сделанной записи путем ультрафиолетового облучения кристалла через окно в корпусе микросхемы (EPROM).
     Тип МК и некоторые его характеристики приводятся на корпусе микросхемы с использованием определенной системы обозначений, например, LS87C196KC20. В таблице 1.2 приведено обозначение на корпусе МК и показано деление на поля, в скобках указаны обзначения полей для приведенного примера. 

     Таблица 1.2
 
 

     Обозначения в полях N 4 и 5 в совокупности образуют обозначение типа микроконтроллера.
     В таблице 1.3 приведены основные структурные  и количественные характеристики микроконтроллеров  всех типов семейства MCS-96. В таблице указаны:
- число  команд в системе команд (NI);
- емкость  RRAM, IROM, IRAM (в числе восьмиразрядных  регистров или ячеек памяти);
- объем  адресного пространства (AS) ( в числе  восьмиразрядных элементов);
- число  параллельных портов (P);
- наличие  (+) или отсутствие (-):
1) процессорного  порта (SLP);
2) последовательного  порта (SP);
3) синхронного  последовательного порта (SSIO);
4) блока  быстрого ввода/вывода (HSIO);
5) блока  процессоров событий (EPA);
6) аналого-цифрового  преобразователя (ADC) и числа входных каналов при его наличии;
7) широтно-импульсного  модулятора (PWM) и числа выходных  каналов при его наличии; 
8) трехфазного  генератора (WG);
9) генератора  меандра (FG);
10) сервера  периферийных транзакций (PTS);
11) детектора  падения частоты (OFD);
- максимальная  частота кварцевого резонатора (Fcr max) (в Мгц).  

Таблица 1.3 

 
 
 

3. Порты ввода/вывода информации
Все четыре порта МК51 предназначены для ввода  или вывода информации побайтно. Схемотехника портов ввода/вывода МК96 для одного бита показана на рис.3.4(порты 1 и 2 имеют примерно такую же структуру, как и порт 3). Каждый порт содержит управляемые регистр-защелку, входной буфер и выходной драйвер.

Рис. 3.4. Схемотехника портов ввода/вывода МК96: а - порт 0; б - порт 3
Выходные  драйверы портов 0 и 2, а также входной  буфер порта 0 используются при обращении  к внешней памяти (ВП). При этом через 1 порт 0 в режиме временного мультиплексирования сначала выводится младший байт адреса ВП, а затем выдается или принимается байт данных. Через порт 2 выводится старший байт адреса в тех случаях, когда 1 разрядность адреса равна 16 бит.
Все выводы порта 3 могут быть использованы для  реализации альтернативных функций, перечисленных в табл.8.1. Альтернативные функции могут быть задействованы путем записи 1 в соответствующие биты регистра-защелки (Р3.0-Р3.7) порта 3.
Таблица 8.1. Альтернативные функции порта 3
Символ Позиция Имя и назначение
RD P3.7 Чтение. Активный сигнал низкого уровня формируется аппаратурно при обращении к ВПД
WR P3.6 Запись. Активный сигнал низкого уровня формируется  аппаратурно при обращении к  ВПД
T1 P3.5 Вход таймера/счетчика 1 или тест-вход
T0 P3.4 Вход таймера/счетчика 0 или тест-вход
INT1 P3.3 Вход запроса  прерывания 1. Воспринимается сигнал низкого  уровня или срез
INT0 P3.2 Вход запроса  прерывания 0. Воспринимается сигнал низкого  уровня или срез
TXD P3.1 Выход передатчика  последовательного порта в режиме УАПП. Выход синхронизации в режиме сдвигающего регистра
RXD P3.0 Вход приемника  последовательного порта в режиме УАПП. Ввод/вывод данных в режиме сдвигающего регистра
   
Порт 0 является двунаправленным, а порты 1, 2 и З - квазидвунаправленными. Каждая линия портов может быть использована независимо для ввода или вывода информации. Для того чтобы некоторая линия порта использовалась для ввода, в D-триггер регистра-защелки порта должна быть записана 1, которая закрывает МОП-транзистор выходной цепи.
По сигналу  СБР в регистры-защелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.
Все порты  могут быть использованы для организации  ввода/вывода информации по двунаправленным  линиям передачи. Однако порты 0 и 2 не могут  быть использованы для этой цели в случае, если МК-система имеет внешнюю память, связь с которой организуется через общую разделяемую шину адреса/данных, работающую в режиме временного мультиплексирования.
Запись  в порт. При выполнении команды, которая изменяет содержимое регистра-защелки порта, новое значение фиксируется в регистре в момент S6P2 последнего цикла команды. Однако опрос содержимого регистра-защелки выходной схемой осуществляется во время фазы Р1 и, следовательно, новое содержимое регистра-защелки появляется на выходных контактах порта только в момент S1P1 следующего машинного цикла.
Нагрузочная способность портов. Выходные линии  портов 1, 2 и 3 могут работать на одну ТТЛ-схему. Линии порта 0 могут быть нагружены на два входа ТТЛ-схем каждая. Линии порта 0 могут работать и на n-МОП-схемы, однако при этом их необходимо подключать на источник электропитания через внешние нагрузочные резисторы за исключением случая, когда шина порта 0 используется в качестве шины адреса/данных внешней памяти.
Входные сигналы для МК96 могут формироваться ТТЛ-схемами или n-МОП-схемами. Допустимо использование в качестве источников сигналов для МК96 схем с открытым коллектором или открытым стоком. Однако при этом время изменения входного сигнала при переходе из 0 в 1 окажется сильно затянутым.
Особенности работы портов. Обращение к портам ввода/вывода возможно с использованием команд, оперирующих с байтом, отдельным битом и произвольной комбинацией бит. При этом в тех случаях, когда порт является одновременно операндом и местом назначения результата, устройство управления автоматически реализует специальный режим, который называется "чтение-модификация-запись". Этот режим обращения предполагает ввод сигналов не с внешних выводов порта, а из его регистра-защелки, что позволяет исключить неправильное считывание ранее выведенной информации.
Подобный  механизм обращения к портам реализован в следующих командах:
ANL - логическое И, например ANL Р1, А;
ORL - логическое ИЛИ, например ORL P2, А;
XRL - исключающее ИЛИ, например XRL РЗ, А;
JBC - переход, если в адресуемом бите единица, и последующий сброс бита, например JBC P1.1, LABEL; CPL - инверсия бита, например CPL P3.3;
INC - инкремент порта, например INC P2;
DEC - декремент порта, например DEC P2;
DJNZ - декремент порта и переход, если его содержимое не равно нулю, например DJNZ РЗ, LABEL;
MOV PX.Y, C - передача бита переноса в бит Y порта X;
SET PX.Y - установка бита Y порта X;
CLR PX.Y - сброс бита Y порта X.  

Совсем  не очевидно, что последние три  команды в приведенном списке являются командами "чтение-модификация-запись". Однако это именно так. По этим командам сначала считывается байт из порта, а затем записывается новый байт в регистр-защелку.
Причиной, по которой команды "чтение-модификация-запись" обеспечивают раздельный доступ к регистру-защелке порта и к внешним выводам порта, является необходимость исключить возможность неправильного прочтения уровней сигналов на внешних выводах. Предположим для примера, что линия Y порта Х соединяется с базой мощного транзистора и выходной сигнал на ней предназначен для его управления. Когда в данный бит записана 1, то транзистор включается. Если для проверки состояния исполнительного механизма (в нашем случае - мощного транзистора) прикладной программе требуется прочитать состояние выходного сигнала в том же бите порта, то считывание сигнала с внешнего вывода порта, а не из D-триггера регистра-защелки порта приведет к неправильному результату: единичный сигнал на базе транзистора имеет относительно низкий уровень и будет интерпретирован в МК как сигнал 0. Команды "чтение-модификация-запись" реализуют считывание из регистра-защелки, а не с внешнего вывода порта, что обеспечивает получение правильного значения 1.
На рис.3.5. приведены временные диаграммы, иллюстрирующие процесс выполнения операций ввода/вывода информации через порты МК51.
 

4. Таймер/счетчик MCS-96
Два программируемых 16-битных таймера/счетчика (T/C0 и T/C1) могут  быть использованы в качестве таймеров или счетчиков внешних событий. При работе в качестве таймера содержимое T/C инкрементируется в каждом машинном цикле, т.е. через каждые 12 периодов резонатора. При работе в качестве счетчика содержимое Т/С инкрементируется под воздействием перехода из 1 в 0 внешнего входного сигнал; подаваемого на соответствующий (T0, T1) вывод МК96. Опрос значения внешнего входного сигнала выполняется в момент времени S5P2 каждого машинного цикла. Содержимое счетчика будет увеличено на 1 в том случае, если в предыдущем цикле был считан входной сигнал высокого уровня (1), а в следующем – сигнал низкого уровня (0). Новое (инкрементированное) значение счетчика будет сформировано в момент S3P1 в цикле, следующем за тем, в котором был обнаружен переход сигнала из 1 в 0. Так как на распознавание перехода требуется два машинных цикла, то максимальная частота подсчета входных сигналов равна 1/24 частоты резонатора. На длительность периода входных сигналов ограничений сверху нет. Для гарантированного прочтения входного считаемого сигнала он должен удерживать значение 1 как минимум течение одного машинного цикла МК96.
Для управления режимами работы T/C и для организации  взаимодействия таймеров с системой прерывания используются два регистра специальных функций (РРТС и РУСТ), описание которых приводите в табл.10.1. и табл.10.2 соответственно. Как следует из описания управляющих бит РРТС, для обоих T/C режимы работы 0, 1 и 2 одинаковы. Режимы для T/C0 и T/C1 различны. Рассмотрим кратко работу T/C во всех четырех режимах.
Таблица 10.1. Регистр режима работы таймера/счетчика
Символ Позиция Имя и назначение
GATE TMOD.7 для T/C1 и  TMOD.3 для T/C0 Управление  блокировкой. Если бит установлен, то таймер/счетчик "x" разрешен до тех  пор, пока на входе "INTx" высокий  уровень и бит управления "TRx" установлен. Если бит сброшен то Т/С разрешается, как только бит управления "TRx" устанавливается
C/ T TMOD.6 для T/C1 и  TMOD.2 для T/C0 Бит выбора режима таймера или счетчика событий. Если бит сброшен, то работает таймер от внутреннего источника сигналов синхронизации. Если бит установлен, то работает счетчик от внешних сигналов на входе "Тх"
M1 TMOD.5 для T/C1 и  TMOD.1 для T/C0 Режим работы (см. примечание)
M0 TMOD.4 для T/C1 и  TMOD.0 для T/C0  
Примечание
M1 M0 Режим работы
0 0 Таймер  МК48. "TLx" работает как 5-битный предделитель
0 1 16-битный  таймер/счетчик. "ТНх" и "TLx" включены последовательно
1 0 8-битный  автоперезагружаемый таймер/счетчик. "ТНх" хранит значение, которое  должно быть перезагружено в  "TLx" каждый раз по переполнению
1 1 Таймер/счетчик 1 останавливается. Таймер/счетчик 0: TL0 работает как 8-битный таймер/счетчик, и его режим определяется управляющими битами таймера 0. ТН0 работает только как 8-битный таймер, и его режим определяется управляющими битами таймера 1
Таблица 10.2. Регистр управления/статуса таймера
Символ Позиция Имя и назначение
TF1 TCON.7 Флаг переполнения таймера 1. Устанавливается аппаратурно  при переполнении таймера/счетчика. Сбрасывается при обслуживании прерывания аппаратурно
TR1 TCON.6 Бит управления таймера 1. Устанавливается/сбрасывается программой для пуска/останова
TF0 TCON.5 Флаг переполнения таймера 0. Устанавливается аппаратурно. Сбрасывается при обслуживании прерывания
TR0 TCON.4 Бит управления таймера 0. Устанавливается/сбрасывается программой для пуска/останова таймера/счетчика
IE1 TCON.3 Флаг фронта прерывания 1. Устанавливается аппаратурно, когда детектируется срез внешнего сигнала ЗПР1 (INT1). Сбрасывается при обслуживании прерывания
IT1 TCON.2 Бит управления типом прерывания 1. Устанавливается/сбрасывается программно для спецификации запроса ЗПР1 (срез/низкий уровень)
IE0 TCON.1 Флаг фронта прерывания 0. Устанавливается по срезу  сигнала ЗПР0. Сбрасывается при обслуживании прерывания
IT0 TCON.0 Бит управления типом прерывания 0. Устанавливается/сбрасывается программно для спецификации запроса ЗПР0 (срез/низкий уровень)
   
Режим 0. Перевод любого Т/С в режим 0 делает его похожим на таймер МК48 (8-битный счетчик), на вход которого подключен 5-битный предделитель частоты на 32. Работу Т/C в режиме 0 на примере Т/C1 иллюстрирует рис.3.10,а. В этом режиме таймерный регистр имеет разрядность 13 бит. При переходе из состояния "все единицы" в состояние "все нули" устанавливается флаг прерывания от таймера TF1. Входной синхросигнал таймера 1 разрешен (поступает на вход T/C), когда управляющий бит TR1 установлен в 1 и либо управляющий бит GATE (блокировка) равен 0, либо на внешний вывод запроса прерывания INT1 поступает уровень 1.
Отметим попутно, что установка бита GATE в 1 позволяет использовать таймер для  измерения длительности импульсного  сигнала, подаваемого на вход запроса  прерывания.
Режим 1. Работа любого Т/С в режиме 1 такая же, как и в режиме 0, за исключением того, что таймерный регистр имеет разрядность 16 бит.
Режим 2. В режиме 2 работа организована таким образом, что переполнение (переход из состояния "все единицы" в состояние "все нули") 8-битного счетчика TL1 приводит не только к установке флага TF1(рис.3.10,б), но и автоматически перезагружает в TL1 содержимое старшего байта (TH1) таймерного регистра, которое предварительно было задано программным путем. Перезагрузка оставляет содержимое ТН1 неизменным. В режиме 2 Т/С0 и Т/С1 работают совершенно одинаково.

Рис. 3.10. Таймер/счетчик событий: а - T/C1 в режиме 0: 13-битный счетчик: б - Т/С1 в режиме 2: 8-битный автоперезагружаемый счетчик; в - Т/С0 в режиме 3: два 8-битный счетчика  
Режим 3. В режиме 3 Т/C0 и Т/C1 работают по- разному. Т/C1 сохраняет неизменным свое текущее содержимое. Иными словами, эффект такой же, как и при сбросе управляющего бита TRI в нуль.
Работу T/C0 в режиме 3 иллюстрирует рис.3.10, в. В режиме 3 TL0 и ТН0 функционируют как два независимых 8-битных счетчика. Работу TL0 определяют управляющие биты T/C0 (C/ T, GATE, TR0), входной сигнал INT0 и флаг переполнения TF0, Работу TH0, который может выполнять только функции таймера (подсчет машинных циклов МК), определяет управляющий бит TR1. При этом ТН0 использует флаг переполнения TF1.
Режим 3 используется в тех случаях применения МК96, когда требуется наличие дополнительного 8-битного таймера или счетчика событий. Можно считать, что в режиме 3 МК96 имеет в своем составе три таймера/счетчика. В том случае, если Т/С0 используется в режиме 3, Т/С1 может быть или включен, или выключен, или переведен в свой собственный режим 3, или может быть использован последовательным портом в качестве генератора частоты передачи, или, наконец, может быть использован в любом применении, не требующем прерывания.
и т.д.................


Перейти к полному тексту работы


Скачать работу с онлайн повышением уникальности до 90% по antiplagiat.ru, etxt.ru или advego.ru


Смотреть полный текст работы бесплатно


Смотреть похожие работы


* Примечание. Уникальность работы указана на дату публикации, текущее значение может отличаться от указанного.