Здесь можно найти учебные материалы, которые помогут вам в написании курсовых работ, дипломов, контрольных работ и рефератов. Так же вы мажете самостоятельно повысить уникальность своей работы для прохождения проверки на плагиат всего за несколько минут.
Предлагаем нашим посетителям воспользоваться бесплатным программным обеспечением «StudentHelp», которое позволит вам всего за несколько минут, выполнить повышение оригинальности любого файла в формате MS Word. После такого повышения оригинальности, ваша работа легко пройдете проверку в системах антиплагиат вуз, antiplagiat.ru, РУКОНТЕКСТ, etxt.ru. Программа «StudentHelp» работает по уникальной технологии так, что на внешний вид, файл с повышенной оригинальностью не отличается от исходного.
Результат поиска
Наименование:
Курсовик Эксплуатация, обслуживание, ремонт электронных вычислительных систем. Выбор параметров для диагностики, построение алгоритма поиска неисправностей, выбор вида аппаратуры контроля. Разработка технологической инструкции по эксплуатации и ремонту устройства.
Информация:
Тип работы: Курсовик.
Предмет: Схемотехника.
Добавлен: 16.04.2009.
Год: 2009.
Уникальность по antiplagiat.ru: < 30%
Описание (план):
Учреждение образования «Гомельский государственный дорожно-строительный техникум имени Ленинского комсомола Белоруссии»
Специальность 2 - 40 02 02 «Электронно-вычислите ьные средства»
Цикловая комиссия спецпредметов цикла «ЭВС»
КУРСОВОЙ ПРОЕКТ
по дисциплине: «Эксплуатация и ремонт электронных вычислительных средств»
Тема: «Разработка тестопригодной схемы МПС на базе МП I8080»
Исполнитель:
учащийся группы ЭВС-41
Лукашевич Алексей Николаевич
Руководитель работы:
преподаватель
Минин Дмитрий Сергеевич
Гомель 2007
Учреждение образования «Гомельский государственный дорожно-строительный техникум имени Ленинского комсомола Белоруссии»
Цикловая комиссия спецпредметов цикла «ЭВC»
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту
по дисциплине «Эксплуатация и ремонт электронных вычислительных средств»
Тема: «Разработка тестопригодной схемы МПС на базе МП I8080»
Исполнитель: Лукашевич А.Н.
учащийся IV курса ЭВС-41 группы
Руководитель: Минин Д.С.
Гомель 2007
РЕЦЕНЗИЯ НА КУРСОВОЙ ПРОЕКТ
Оформление
Техническая грамотность
Замечания
Оценка за курсовую работу
Оценка защиты курсовой работы ___
___
Общая оценка ___
___
Заключение руководителя курсовой работы ___
___
Подпись ___
Оценка выставляется в баллах по 10-балльной шкале оценки результатов учебной деятельности учащихся. Содержание
Введение
1. Расчетно-проектирово ный раздел
1.1 Назначение проектируемого устройства и выбор области его применения
1.2 Описание элементной базы
1.3 Разработка структурной схемы проектируемого устройства
1.4 Разработка принципиальной схемы устройства
1.5 Разработка программного обеспечения
2. Эксплуатационно-техно огический раздел
2.1 Разработка функциональной модели наиболее вероятных неисправностей устройства
2.2 Разработка алгоритма поиска неисправностей
2.3 Анализ и выбор метода устранения неисправностей
2.4 Разработка технологических инструкций по эксплуатации и ремонту устройства
Заключение
Спецификация
Литература
Приложение
Введение
Данный курсовой проект разработан на тему: «Разработка тестопригодной схемы МП Intel8080», а также предназначен для изучения вопросов диагностирования и обслуживания сложных технических систем.
Цель курсового проекта, охватывающего основные разделы дисциплины, состоит в формировании практических навыков по выбору параметров для диагностики, построению алгоритма поиска неисправностей, выбора вида аппаратуры контроля, формировании у меня как у будущего специалиста знаний основных теоретических положений и практических навыков для решения вопросов, связанных с разработкой, эффективной эксплуатацией, обслуживанием и ремонтом электронных вычислительных систем.
Для объекта диагностирования, необходимо выполнить следующие задания, которые представлены в данном курсовом проекте:
1. Разработать структурную схему устройства.
2. Разработать принципиальную схему устройства.
3. Разработать функциональные модели для двух наиболее часто встречающихся неисправностей.
4. Разработать алгоритм поиска и устранения неисправностей.
5. Проанализировать и выбрать методы устранения неисправностей.
6. Разработать технологическую инструкцию по эксплуатации и ремонту устройства.
В соответствии с вариантом №22, к МП I8080 были подключены следующие компоненты: ОЗУ - 2 Кбайт (реализовано на микросхемах К541РУ2), ПЗУ - 8 Кбайт (реализовано на микросхемах КР568РЕ1), контроллер приоритета прерывания (КПП) (реализован на микросхеме КР580BH59). Реализуемая логическая функция: X1*(X2*X3)VX4.
Выполнение задания курсового проекта предусматривает использование знаний, как из лекционного материала, так и из литературных источников, изучаемых самостоятельно.
1. Расчётно-проектирово ный раздел
1.1 Назначение проектируемого устройства и выбор области его применения
Микропроцессорная система на базе микропроцессора I8080 или его отечественного аналога КР580ВИ80А необходима в производстве для получения и анализа данных с датчиков, выполнения заданной функции.
Микропроцессорная система работает по следующему алгоритму(Рисунок 1):
Рисунок 1
Блок 1: начало работы
Блок 2: инициализация системы - обеспечивает начальную установку системы: настройку программных БИС (параллельных и последовательных периферийных адаптеров, контроллера прерываний, таймера), засылку в выходные каналы управляющих воздействий и т.д.
Блок 3: ввод и обработка цифровой информации - реализует задачу логического управления: принимает информацию от двоичных датчиков Х1…Х4, вычисляет значение булевой функции и выдает это значение в качестве управляющего сигнала (УС) Y1 по выходному каналу.
Блок 4:ввод и обработка аналоговой информации - обеспечивает прием информации с аналоговых датчиков V1…V3 её преобразование в цифровую форму, вычисление значений управляющих воздействий Y2…Y4 и выдачу их по выходному каналу. При этом Y2 и Y3 являются двоичными сигналами, а Y4 - 8-разрядным кодом, преобразуемым в аналоговый сигнал V4.
Блок 5:выбор - обеспечивает циклический режим управления или остановку МПС в соответствии с командой с пульта управления (ПУ) от оператора.
В системе также имеется двоичный датчик аварийной ситуации Х0, единичный сигнал с которого должен вызвать остановку системы в любой момент.
1.2 Описание элементной базы
Микропроцессорная система построена на базе МП Intel8080, советский аналог КР580ВМ80А
Микросхема Intel8080 (КР580ВМ80А) -- функционально законченный однокристальный параллельный 8-разрядный микропроцессор с фиксированной системой команд, применяется в качестве центрального процессора в устройствах обработки данных и управления.
Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода и 256 устройств вывода.
Условное обозначение микропроцессора К580ВМ80А представлено в Приложении 1 (DD1)
Выводы процессора:
D0-D7 - магистраль (шина) данных;
A0-A15 - адресная магистраль (шина);
С1, С2 - тактовые импульсы;
HLD - запрос захвата;
HLDA - подтверждение захвата;
INT - запрос прерывания;
INTA - подтверждение прерывания;
RDY - готовность;
SR - сброс (инициализация);
WI - ожидание;
WR - выдача данных;
DBIN - прием данных;
SYN - сигнал синхронизации;
Ucc1 - +5 V;
Ucc2 - +12 V;
Uio - напряжение смещения -5 V;
GND - общий.
Основныехарактеристики ПРОЦЕССОРА:
разрядность ШД - 8;
разрядность ША - 16;
адресное пространство - 64 Кб;
число РОН - 6 восьмиразрядных;
организация стека - указатель стека позволяет в любой точки памяти зафиксировать вершину стека;
организация прерываний - прерывания векторные, существует упрощенная возможность организации прерываний на восемь направлений (адресов);
Так же в комплекте с процессором используются следующие микросхемы
1.2.1 Буферный регистр КР580ИР82
Микросхема КР580ИР82 представляет собой 8-разрядный буферный регистр, предназначенный для ввода и вывода информации со стробированием. Она может использоваться как в микропроцессорных системах, построенных на микросхемах серии КР580, так и в других вычислительных системах и устройствах дискретной автоматики.
Микросхема КР580ИР82 не содержит инвертирующие выходы. Данная микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние “Выключено”. Управление передачей информации осуществляется с помощью сигнала STB “Строб”.
При поступлении на вход STB сигнала высокого уровня осуществляется не тактируемая передача информации от входа DI до выхода DO. При подаче на вход STB сигнала низкого уровня микросхема хранит информацию предыдущего такта; при подаче на вход STB положительного перепада импульса происходит “защелкивание” входной информации. Выходные буферы микросхемы КР580ИР82 управляются сигналом ОЕ “Разрешение выхода”. При поступлении на вход ОЕ сигнала высокого уровня выходные буферы переводятся в состояние “Выключено”.
Условное обозначение регистра представлено в Приложении 1 (DD3 - DD4) Основные характеристикиРЕГИСТРА:
1. Uпит (напряжение питания) - 5 В
2. Выходное напряжение питания низкого уровня ( Uвых низ ур ): ………. < 0.45В
3. Выходное напряжение питания высокого уровня ( Uвых выс ур ):… ……> 2.4 В
4. tзадер (Время задержки распространения информационного сигнала на выходе относительно информационного сигнала на входе < 30 нс
1.2.2 Генератор тактовых импульсов КР580ГФ24
Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТИ), предназначенный для совместной работы с ЦПУ KP580BM80A. Генератор формирует: высокоуровневые тактовые сигналы Ф1 и Ф2 о несовпадающими фазами; тактовый сигнал Ф2Т, по уровню совместимый с ТТЛ и синхронизированный с сигналом Ф2; сигнал STSTB “Строб состояния”, который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET “Установка”.
Генератор опорной частоты при подключении к выводам XTAL1 и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора.
Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входящим в состав тактового генератора. Тактовый генератор состоит из счетчика-делителя на 9, логических дешифраторов, формирующих требуемые тактовые импульсы, выходных формирователей и вспомогательных логических схем и триггеров для генерации выходных сигналов: Ф1.Ф2.Ф2Т, STSTB, Тактовые импульсы Ф1 и Ф2 управляют МОП-входами микропроцессора КР580ВМ80А. Тактовый импульс Ф2Т используется для управления ТТЛ-входами в режиме прямого обращения к памяти.
Отрицательный сигнал STSTB, длительность которого равна одному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYNC “Синхронизация”, свидетельствующего о начале машинного цикла.
При поступлении входного сигнала RESIN микросхема КР580ГФ24 с помощью триггера Шмитта и триггера Т1 вырабатывает сигнал RESET, синхронизированный с тактовым сигналом Ф2, По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной системы.
Наличие в микросхеме триггера Шмитта позволяет подавать на вход RESIN сигнал с пологим фронтом. С помощью триггера Т2 осуществляется стробирование входного сигнала RDYIN “Готовность” тактовым сигналом Ф2.
Условное обозначение регистра представлено в Приложении 1 (DD2) 1.2.3 Системный контроллер КР580ВК38
Микросхема КР580ВК38 выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.
Формирование сигналов I/OW, MEMW в данной микросхеме происходит относительно сигнала STSTB “Строб состояния”, что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Двунаправленный шинный формирователь осуществляет буферирование 8-разрядной шины данных и автоматический контроль направления передачи данных.
Подключение системного контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов DO--D7, к системной шине--с помощью двунаправленных выводов `DO--`D7. При необходимости с помощью сигнала BUSEN “Управление системной шиной” выводы `DO--`D7 системного контроллера могут быть переведены в состояние “Выключено”.
Регистр состояния выполнен на шести D-триггерах и предназначен для хранения информации о состоянии микропроцессора, поступающей по шине данных DO--D7. Запись в регистр состояния осуществляется по сигналу STSTB, поступающему в начале каждого машинного цикла.
Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA “Подтверждение прерывания” или сигналы чтения/записи при обращении к ОЗУ или УВВ. Условное обозначение системного контроллера представлено в Приложении 1 (DD5) 1.2.4 Постоянное запоминающее устройство (ПЗУ)КР568РЕ1
Микросхема представляет собой статическое постоянное запоминающее устройство ёмкостью 16384 бит (2048*8) с полной дешифрацией адреса, выходными усилителями и схемой управления “Выбор ИС”. Содержит 17784 интегральных элементов. Условное обозначение ПЗУ представлено в Приложении 1 (DD6 - DD8, DD16) Выводы ПЗУ: 1- выбор ИС; 11,13,14,10,15,16,17, 8,19,20,21 - адресные входы; 2,3,4,5,6,7,8,9 -выходы; 12 - общий; 23 - напряжение питания Uп2; 24 -напряжение питания Uп1; Основные характеристики ПЗУ:
Номинальное напряжение питания Uп1 ……… 12 В±10%
Номинальное напряжение питания Uп2 ……… 5 В±10%
Выходное напряжение низкого уровня………. ? 0,4 В
Выходное напряжение высокого уровня………. ? 2,6 В
Ток потребления………..… ? 50 мА
Ток утечки на выходе……….….…? 20 мкА
Удельная потребляемая мощность………...? 2,4 мкВт/бит
Потребляемая мощность………..…..? 300 мВт
Время выборки адреса………? 550 нс
Время цикла………? 800 нс
Входная (выходная) ёмкость………? 10 пФ 1.2.5 Оперативное запоминающее устройства (ОЗУ) К541РУ2
Микросхема представляет собой статическое оперативное запоминающее устройство на 4096 бит (1024x4) со схемами разрядного и адресного управления.
Тип корпуса 2107.18-1. Условное обозначение ОЗУ представлено в Приложении 1 (DD12 - DD15) Таблица истинности приведена в Таблице 1 Выводы ОЗУ:
8 - вход сигнала “Выбор микросхемы”;
1,2,3,4,5,6,7,15,16 17 - адресные входы A0-A9;
11,12,13,14 - выход информации D0-D3;
9 - общий;
10 - вход сигнала “Запись” WR;
18 - напряжение питания. Таблица 1
Режимы
Вход
Вход/Выход
CS
WR
DI/D0
Запись
0
0
DI
Хранение
1
X
Z
Считывание
0
1
D0
Основные характеристики ОЗУ:
Номинальное напряжение питания………5 В±5%
Выходное напряжение низкого уровня………? 0,45 В
Выходное напряжение высокого уровня………? 2,4 В
Напряжение на антизвонном диоде………..? -1,5 В
Входной ток низкого уровня ………? 400 мкА
Выходной ток высокого……….. ?50 мкА
Ток потребления……… ? 100 мА
Время выборки адреса………? 120 нс
Время доступа………?40 нс
Время выборки разрешения………? 35 нс
Время выборки хранения……….?35 нс
Время выборки записи……….…? 35 нс
Время выборки считывания……….…? 40 нс
Входная емкость.………? 5 пФ
Выходная емкость………..……? 8 Пф
Микросхема представляет собой программированный контроллер прерываний, который обслуживает до восьми запросов на прерывание ЦП, поступающих от внешних устройств по линии IRO - IR7.
Схема сопряжения с шиной данных - обеспечивает взаимодействие микросхемы с внешней шиной данных, используя сигналы CS, WR, RD, A0 коммутирует внутренние цепи. Низкий уровень (0) на входе CS разрешает подключение м/с к шине, высокий уровень переводит ее выходы в отключенное состояние. Сигнал на входе A0 определяет, какой регистр будет выбираться при операциях чтения и записи: 1- будет выбран маски, 0 - будет выбран регистр управления / состояния или один из системных регистров, в зависимости от предыдущих команд. По низкому сигналу на входах WR (RD) производится запись (чтение ) выбранного регистра, при этом на входе CS должен быть низкий уровень.
Регистр запросов IRR (Interrupt request register) - отдельные его биты отвечают входам IRQ. 1 в соответствующем разряде показывает, что по соответствующему входу имеется запрос.
Регистр состояния / выполнения ISR (Interrupt Status Register) - отдельные его биты отвечают за то, какие прерывания в данный момент обрабатываются.
Регистр маскирования IMR (Interrupt Mask Register) - 1 в соответствующем разряде запрещает обработку своего запроса.
Схема контроля приоритетов - определяет порядок выполнения запросов, полученных по различным входам IRQ.
Режимы работы контроллера :
1. Режим фиксированных приоритетов. В этом режиме приоритеты расставляются в следующем порядке : 7( низший приоритет ) - у входа IRQ7, ..., 0( высший ) - у входа IRQ0. Обработка запроса с меньшим приоритетом задерживается до окончания обработки запроса с более высоким приоритетом. Этот режим устанавливается после операции сброса.
2. Режим автоматического сдвига приоритетов. В этом режиме последнее обработанное прерывание получает низший приоритет, приоритеты остальных входов циклически сдвигаются ( см. таблицу ).
3. Режим программного сдвига приоритетов. Аналогичен предыдущему, но дно приоритетов устанавливается на прерывание с программно указываемым номером.
4. Автоматическое завершение прерывания AEOI. В этом режиме контроллер сбрасывает флаг обработки в ISR сразу же после получения ответа от процессора по линии INTA, т.е. в контроллер не надо посылать команду завершения прерывания EOI. Однако не рекомендуется использовать этот режим, т.к. подпрограмма обработки для такого режима должна допускать повторное вхождения, а также возможна потеря порядка данных, получаемых по прерыванию. В этом режиме контроллер "думает", что обработка прерывания происходит мгновенно.
5. Режим специальной маски. В этом режиме можно забыть о порядке приоритетов прерываний и обработать имеющиеся запросы в том порядке, в каком удобнее. После отмены режима старый порядок приоритетов сохраняется.
6. Режим опроса. В этом режиме прерывания как таковые не происходят вообще. Программа пользователя должна сама опрашивать содержимое регистра IRR и обрабатывать появление 1 в его разрядах как запрос.
Размещение приоритетов в режиме сдвига приоритетов
Вход IRQ с высшим приоритетом
IRQ0 0 1 2 3 4 5 6 7
IRQ1 7 0 1 2 3 4 5 6
IRQ2 6 7 0 1 2 3 4 5
IRQ3 5 6 7 0 1 2 3 4
IRQ4 4 5 6 7 0 1 2 3
IRQ5 3 4 5 6 7 0 1 2
IRQ6 2 3 4 5 6 7 0 1
IRQ7 1 2 3 4 5 6 7 0
Условное обозначение ОЗУ представлено в Приложении 1 (DD17)
Выводы КПП:
27 - А0 - Сигнал выбора регистра, Адрес;
4-11 - D7-D0 - Шина данных;
1 - CS - Выбор микросхемы;
2 - WR - Чтение;
27 - А0 - Запись;
12,13,15 - CAS0- CAS2 - Каскадирование;
14 - GND - Общий;
16 - SP - Выбор ведущего/ведомого режима;
17 - INT - Запрос прерывания на процессор;
18-25 - IR0-IR7 - Запрос прерывания;
26 - INTA - Подтверждение прерывания от процессора;
28 - E+ - Напряжение питания;
Основные характеристики КПП:
Вых. ток в сост. «лог. 0» на ШД=2,0 мА (i0выхШД)
Вых. ток в сост. «лог. 1» на ШД=0,4 мА (i1выхШД)
Вых. ток в сост. «лог. 0» на ШУ= 2 мА (i0выхШУ)
Вых. ток в сост. «лог. 1» на Ш= 0,4 мА (i1выхШУ)
Вх. ток в сост. «лог. 0» на ШУ, ШД, ША= 10 мкА
Вх. ток в сост. «лог. 1» на ШУ, ШД, ША= 10 мкА
Макс. ёмкость нагр. по ШД, ШУ= 100 пф
Число выводов = 28
Напряжение питания=+5 В
Ток потр.=100 мА
1.2.7 Дешифратор К155ИД6
Условное обозначение Дешифратора представлено в Приложении 1 (DD10)
Основные характеристики:
Входной ток, мА, не более:
низкого уровня ……… -1,6
высокого уровня ………0,04
Входное напряжение, В:
низкого уровня, не более ………0,4
высокого уровня не менее ………..……2,4
Выходной ток, мА, не более:
низкого уровня ………16
высокого уровня………- 0, 4
Средний ток потребления, не более ………15мА
Напряжение питания………5В.
1.2.8 Логические элементы
4 логических элемента 2И на К155ЛИ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического И.
4 логических элемента 2ИЛИ на К155ЛЛ1. Микросхема имеет два входа на каждый элемент, на выходе вырабатывается сигнал логического ИЛИ.
Условное обозначение Логических элементов представлено в Приложении 1 К155ЛИ1 (DD9.1 - DD9.4); К155ЛЛ1 (DD11);
Основные характеристикиК155ЛИ1 и К155ЛЛ1:
Входной ток, мА, не более:
низкого уровня ………-1,6
высокого уровня ………..0,04
Входное напряжение, В:
низкого уровня, не более ……….0,4
высокого уровня не менее ………2,4
Выходной ток, мА, не более:
низкого уровня ………16
высокого уровня……… - 0, 4
Средний ток потребления, не более ………15мА
Напряжение питания……….5В.
1.3 Разработка структурной схемы проектируемого устройства
